微机中处理器与IO设备间 数据传输.ppt

1、第五章第五章 输入输出系统输入输出系统一、微机接口的基本概念一、微机接口的基本概念 1、定义、定义-接口接口(Interface)就是就是主机（或主机（或CPU）与外设之间与外设之间起连接作用起连接作用的电路的电路；信息交；信息交换的中转站。换的中转站。接口电路内的寄存器接口电路内的寄存器-端口寄存器，简称端端口寄存器，简称端口口 2、功能、功能：数据暂存（缓冲、锁存与驱动）：数据暂存（缓冲、锁存与驱动）信号联络信号联络 地址译码和端口读写地址译码和端口读写 数据转换数据转换 中断管理中断管理 13、端口的分类、端口的分类数据口数据口-存放输入存放输入/输出的数据信息输出的数据信息状态口状态口

2、-存放状态信息存放状态信息控制口控制口-存放控制信息存放控制信息-由由CPU写写入入4、I/O端口的编址方式端口的编址方式DBABCBCPU外设2接口2外设1接口1外设n接口n内存储器内存接口2存储器映象方式存储器映象方式 -与存储器统一编址，与存储器统一编址，使用存储器读使用存储器读/写指令实现输入输出；写指令实现输入输出；占存储器寻址空间。占存储器寻址空间。独立编址方式独立编址方式 -I/O端口与内存分别处理端口与内存分别处理 使用输入使用输入/输出指令对端口进行读写输出指令对端口进行读写 不占存储器寻址空间。不占存储器寻址空间。1-访问Memory，MOV指令；0-访问I/O设备，IN/

3、OUT指令；M/IO=35、I/O端口的地址译码端口的地址译码译码器方法译码器方法-74LS138译码控制端，译码控制端，CBA 000001010011100101110111译码输出有效端译码输出有效端为为100时，对输入信号时，对输入信号（CBA）译码。译码。18916VccABCGND4数字比较器方法数字比较器方法-74520（8位数字比较器）位数字比较器）74520内部结构与逻辑功能2011011A0B0A1B7A7A6A5A4A3A2B6B5B4B3B2B11 10 10 05用用门电路设计地址译码电路门电路设计地址译码电路1#端口寄存器2#端口寄存器CPU数据线数据线A9A8A6

4、A3A2A1A7A5A4A0AEN地址译码地址译码I/O端口端口读写读写控制控制地址允许地址允许:AEN 端口地址端口地址:001101001110b6二、微型机与输入输出设备的信息交换二、微型机与输入输出设备的信息交换 信息交换方式：信息交换方式：DMACPU与与I/O设备间设备间程序控制程序控制中断控制中断控制无条件传送无条件传送程序查询程序查询7CPU在做输入输出操作之前不查询外设的状态，无条件执行输入输出操作指令。PORT1PORT2输出锁存输出设备输入缓冲输入设备地址译码 DBAB1、无条件传送方式无条件传送方式-数据交换双方配合能力差、数据交换双方配合能力差、可靠性低可靠性低8 输

5、出指令序列：输出指令序列：Mov dx,port1;Mov al,dataOut dx,alPort1为输出设备地址为输出设备地址Data为待输出的数据为待输出的数据输入指令序列：输入指令序列：Mov dx,port2;In al,dx;Port2为输入设备地为输入设备地址址92、查询方式、查询方式-外设接口提供状态，外设接口提供状态，CPU通过端通过端口口读取状态；读取状态；-交换前，先查状交换前，先查状态态准备好，交换准备好，交换未，再查未，再查 输入：输入：输入型外设D0 数据D7READY（状态）地址译码器AB 数据缓冲器DB10程序段：mov dx,STATUS;In al,dx;读

6、入READY线状态mov dx,PORT;in al,dx;READY=1，输入数据test al,1;jz next;判READY=1？READY=0，等待next:11STATUS输出：输出：硬件PORT DB输出锁存地址译码器ABD0 数据D7BUSY（状态）输出型外设12程序段：Mov dx,status;In al,dx;读入BUSY状态Mov dx,port;Out dx,al;输出数据Test al,1;Jnz next;判BUSY=1？BUSY=1，忙；等待Next:133、程序中断方式、程序中断方式程序控制方式存在的问题：程序控制方式存在的问题：无条件输入输出无条件输入输出-

7、外设未准备好时数外设未准备好时数据据 传输出错传输出错；查询方式查询方式-外设未准备好时外设未准备好时CPU反复反复查询、等待，查询、等待，浪费浪费CPU资源资源；14解决办法：解决办法：查询-CPU主动查外设的状态；若外设主动，一旦准备好就向CPU发请求；CPU平时执行正常的程序，接到外设请求，就中断当前的操作，转向为外设服务的子程序-中断服务子程序，结束后又回到断点处继续运行-程序中断输入输出方式。程序中断输入输出方式-数据的输入输出操作指令在中断服务程序中。15中断请求中断请求INTR=1中断服务程序中断服务程序（输入（输入/输出）输出）正正常常程程序序继继续续16特点：特点：CPU与外

8、设交换数据的程序是放在一个特殊的子程序-中断服务子程序中；只有执行这个子程序，才能进行输入输出操作。中断服务子程序的执行不是由CPU执行一条调用子程序指令来实现的，而是由外设给CPU的INTR端发一个中断请求信号来产生-硬件触发；174、直接存储器存取方式、直接存储器存取方式 （Direct Memory Access）程程序序控控制制输输入入输输出出方方式式：交交换换数数据据要要经经过过CPU-数据交换速度慢；数据交换速度慢；程程序序中中断断输输入入输输出出方方式式：断断点点要要进进栈栈和和出出栈栈，大大量量的的寄寄存存器器操操作作-数数据据交交换换效率低；效率低；成批数据传输成批数据传输-

9、DMA方式。方式。18在在DMA方方式式下下，CPU暂暂停停执执行行程程序序，将将 总总 线线 控控 制制 权权 交交 给给 DMA控控 制制 器器（DMAC）。数数据据的的输输入入或或输输出出是是在在DMAC的的控控制制下下直直接接在在存存储储器器与与外外设设之之间间进进行行。因因而而效效率率高高，速速度度快，适合批量数据的传输。快，适合批量数据的传输。DMA方方式式，主主板板必必须须配配备备有有DMA控控制器（制器（DMAC）。）。19三、三、8259A中断控制器中断控制器1、中断的基本概念、中断的基本概念中断类型中断类型 -8086中中断断系系统统可可管管理理256个个中中断断，系系统统

10、为为每每个中断分配一个代号个中断分配一个代号-中断类型码中断类型码n(0-255)。256种中断种中断软件中断软件中断硬件中断硬件中断可屏蔽中断（可屏蔽中断（INTR）非屏蔽中断（非屏蔽中断（NMI）20 中断向量中断向量-中断服务程序的入口地址中断服务程序的入口地址 中断向量中断向量=中断类型码中断类型码 n 4。中中断断向向量量表表-内内存存中中的的特特定定空空间间，中中断断服服务务程程序序的的地地址址表表。向向量量表表的的地地址址（偏偏移移地地址址）与与内内容容反反映映中中断断类类型型码码n与与中中断断服务程序起始地址之间的对应关系。服务程序起始地址之间的对应关系。2180X86中断向量

11、表的结构中断向量表的结构80X86最多允许256个（级）中断。每个中断向量占4个存储单元中断向量表占 个单元，在RAM的低端（00000H003FFH）。中断服务程序入口地址段基地址（CS），16位偏移地址（IP），16位-32位（4字节）-4个连续存储单元2个低字节单元，4n,4n+1 IP2个高字节单元，4n+2,4n+3 CS228086 RAM区分配 中断服务主程序CS:IP入口4Byte4n+34n+24n+14n8086中断向量表1024byte00000H003FFH指令、数据、堆栈区高位低位CS段地址IP偏移地址RAM23 CPU响应可屏蔽中断的条件：响应可屏蔽中断的条件：CP

12、U必须开中断，即中断允许标志位IF=1；CPU必须将现行一条指令执行结束。无优先级更高的中断请求。说明：外部硬件必须保持INTR信号有效一直到被CPU检测到，采取的方法通常是将外设发出的中断请求信号锁存起来；中断服务程序执行完之前必须清除INTR中断请求。24中断向量表中断服务程序IPCSPSW堆栈区RAM261中断请求接口卡 INTIRX D0D738259A8749压栈中断返回INTRD0D7IF=0TF=0IPCSPSW5CPU CPU响应可屏蔽中断的过程：响应可屏蔽中断的过程：25接口向8259A发中断请求信号IRQX，将8259内中断请求触发器IRR相应位置1；8259A通过分析比较

13、，由INT引脚向CPU的INTR引脚发中断请求信号；若满足可屏蔽中断条件，CPU响应中断，连续发两个中断响应信号 。第一个表示CPU响应中断，将8259A的中断服务寄存器ISR相应位置位，同时将中断请求触发器IRR相应位复位；第二个读入8259A提供的中断类型码。26CPU屏蔽中断，保护断点（标志寄存器和CS及IP压栈）。CPU将中断允许标志位IF和陷阱标志位TF清0。CPU计算中断向量，得出中断服务程序起始地址（段基址：偏移地址）送CS：IP寄存器，转入中断服务程序。执行中断处理。中断处理完毕，执行中断返回指令IRET，返回断点。272、8259A内部结构与中断过程内部结构与中断过程数据总线

14、缓冲器读/写逻辑级联缓冲/比较器中断服务寄存器（ISR）中断优先级裁决器（PR）中断屏蔽寄存器（IMR）中断请求寄存器（IRR）控制逻辑D0D7内部总线 功能与结构功能与结构281）中断请求寄存器中断请求寄存器IRR接收并寄存接收并寄存8个中断请求输入个中断请求输入IR7IR0的状态。的状态。2）中断屏蔽寄存器中断屏蔽寄存器IMR IM7IM0每每一一位位与与中中断断请请求求输输入入IR7IR0一一一一对对应。应。IMi=1，则则IRi被禁止被禁止IMi=0IRi被允许。被允许。3）中断在服务寄存器中断在服务寄存器ISR 与与IRRIRR对对应应，记记录录正正在在被被处处理理的的中中断断请请求

15、求。IRnIRn被响应，被响应，ISRnISRn被置被置1 1；IRnIRn处理结束，处理结束，ISRnISRn置置0 0。4）中断优先权裁决器中断优先权裁决器PR 分分析析、比比较较中中断断请请求求的的优优先先级级，裁裁决决出出优优先先级级最高的中断源。最高的中断源。295）控制逻辑控制逻辑 控控制制核核心心，寄寄存存8259A的的命命令令字字，实实现现多多种种工工作作 方方 式式 的的 控控 制制，向向 处处 理理 器器 发发 INT，接接 收收 。6）读读/写控制电路写控制电路 接接收收端端口口地地址址信信号号、CPU的的读读写写控控制制信信号号，控控制命令字的写入和状态字的读取。制命令

16、字的写入和状态字的读取。7）数据总线缓冲器数据总线缓冲器 8位，双向三态。位，双向三态。是是8259A与与系系统统数数据据总总线线的的接接口口。CPU写写控控制制字字、读读状状态态信信息息，8259A送送出出中中断断类类型型码码的的通通道。道。308）级联缓冲级联缓冲/比较器比较器 用于多片用于多片8259A构成级联方式。构成级联方式。多多片片8259A级级联联时时，总总是是连连成成主主从从结结构构，最最多多可可构成构成88=64级中断。级中断。82598259A A级联时，对从片的标识码进行寄存与比较。级联时，对从片的标识码进行寄存与比较。31 8259A的中断过程的中断过程（1）中断请求寄

17、存器寄存中断请求；）中断请求寄存器寄存中断请求；（2）对寄存的中断请求判优；）对寄存的中断请求判优；（3）8259A向向CPU发中断请求信号；发中断请求信号；（4）满足条件时，）满足条件时，CPU向向8259A发中断响应信号；发中断响应信号；（5）8259A清除中断请求寄存器的相应位，同时清除中断请求寄存器的相应位，同时 使中断服务寄存器相应位置使中断服务寄存器相应位置1；（6）8259A送中断类型码至送中断类型码至CPU；（7）CPU根据中断类型码，计算中断向量，转向根据中断类型码，计算中断向量，转向 中断服务程序。中断服务程序。328259A的级连的级连从片1 8259A从片2 8259A

18、主片 8259ACPU+5V中断请求中断请求333、8259A中断管理方式中断管理方式1）优先级方式优先级方式。4种：优先级全嵌套方式优先级全嵌套方式 -中断优先级固定：从中断优先级固定：从IR0IR7依次是依次是IR0最高，最高，IR7最低。最低。优先级特殊嵌套方式优先级特殊嵌套方式 -主片开放主片开放“同级同级”中断；中断；优先级自动循环方式优先级自动循环方式 -起始优先级固定：起始优先级固定：从从IR0IR7依次是依次是IR0最高，最高，IR7最低最低当当某一个中断受到服务后，它的优先级某一个中断受到服务后，它的优先级自动自动降到最低，其它中降到最低，其它中断源的优先级随之断源的优先级随

19、之按顺序循环按顺序循环地改变。地改变。优先级特殊循环方式优先级特殊循环方式 -起始优先级由命令字设置，自动循环。起始优先级由命令字设置，自动循环。34优先级自动循环方式优先级自动循环方式 IR0IR1IR2IR3IR4IR5IR6IR7IR0中断响应后中断响应后最高最高最低最低IR0IR1IR2IR3IR4IR5IR6IR7初始优先级队列初始优先级队列最高最高最低最低IR0IR1IR2IR3IR4IR5IR6IR7 IR4中断响应后中断响应后IR0IR1IR2IR3IR4IR5IR6IR7 IR3中断响应后中断响应后352）屏蔽中断源的方式）屏蔽中断源的方式，2种。种。普通屏蔽方式普通屏蔽方式

20、 用用操操作作命命令令字字OCW1向向8259A的的中中断断屏屏蔽蔽寄寄存存器器IMR写写入入屏屏蔽蔽字字来来设设置置要要屏屏蔽蔽的的中中断断源源。屏屏蔽蔽为为“1”，；允许为，；允许为“0”。特殊屏蔽方式特殊屏蔽方式 “特特殊殊”之之处处在在于于执执行行高高级级中中断断服服务务程程序序过过程程中中，屏屏蔽蔽掉掉较较高高级级的的中中断断，开开放放较较低低级级的的中中断断从从而而转转为较低级的中断源服务。为较低级的中断源服务。用操作命令字设置用操作命令字设置/清除。清除。363）中断结束方式）中断结束方式 普通中断结束方式普通中断结束方式（结束发结束命令）（结束发结束命令）特殊中断结束方式特殊中

21、断结束方式（结束发结束命令）（结束发结束命令）两大类两大类自动结束自动结束非自动结束非自动结束3种种374）中断触发方式）中断触发方式 3种种 通过初始化命令字通过初始化命令字ICW1设置设置。边沿触发方式边沿触发方式 将上升沿作为中断请求，即将上升沿作为中断请求，即上升沿有效上升沿有效。电平触发方式电平触发方式 高电平有效，高电平有效，当中断请求得到响应后，中断请求当中断请求得到响应后，中断请求信号必须及时撤消。信号必须及时撤消。中断查询方式中断查询方式5）总线连接方式）总线连接方式 2种种 缓冲方式缓冲方式非缓冲方式非缓冲方式384、8259A的命令字与初始化编程的命令字与初始化编程 82

22、59 8259A A工作方式设定及运行中的控制，均由工作方式设定及运行中的控制，均由80868086发来的命令字发来的命令字(1(1字节代码字节代码)决定。命令字分初始化决定。命令字分初始化命令字和操作命令字两种，系统向命令字和操作命令字两种，系统向82598259A A两个端口两个端口之一写入。之一写入。8259 8259A A根据接收命令字的端口号，特征位及顺序根据接收命令字的端口号，特征位及顺序决定命令字的属性。决定命令字的属性。二类二类初始化命令字初始化命令字(Initialization Command Word,ICW)，有有ICW1ICW4四四个个，有接收顺序要求。有接收顺序要求

23、。操作命令字操作命令字（Operation Command Word,OCW），），有有OCW1OCW33个，无接收顺序要求。个，无接收顺序要求。3982598259A A初始化流程初始化流程1A15/T7A14/T6A13/T5A12/T4A13/T3A10A9A8ICW2(type)用于用于8085A00ADILTIMSNGLA7A6A5IC41D7D6D5D2D1D0D4D3ICW1(chip control)8085用于用于8085IC4=1?N1S5S4S6S7S3S2/ID2S1/ID1S0/ID0ICW3(slave control)SNGL=1?YN1SFNM00BUFM/SA

24、EOIu PM0ICW4(mode control)可中断可中断40（1）ICW1-基本方式初始化命令字基本方式初始化命令字（偶地址偶地址，即片内 口地址A0=0）硬件设置硬件设置D7 D6 D5 D4 D3 D2 D1 D0是否要ICW41：要写0：不写是否单片1：单片0：级联触发方式1：电平触发0：边沿触发标标志志位位ICW1 A7 A6 A5 1 LTIM ADI SNGL IC4中断向量地址的A7A5（MCS 80/85）地址间隔8080/8085 初始化命令字初始化命令字41（2）ICW2-中断类型码初始化命令字中断类型码初始化命令字（奇地址奇地址，即 片内口地址A0=1）ICW2是

25、一个设定中断矢量用的命令字。它紧跟在是一个设定中断矢量用的命令字。它紧跟在ICW1后后面，任何工作方式下都必须设置。面，任何工作方式下都必须设置。在在8086/8088模式下，模式下，D7D3为中断类型码的高为中断类型码的高5位位（即（即T7T3），），低低3位不用。位不用。中断类型码的低中断类型码的低3位位由硬件决定由硬件决定，自动填入自动填入，分别对应，分别对应8个中断源的中个中断源的中断请求断请求IR0IR7，即即由由IRnIRn的的n n值定。值定。D7 D6 D5 D4 D3 D2 D1 D0 A15/T7 A14/T6 A13/T5 A12/T4 A11/T3 A10/T2 A9/

26、T1 A8/T0 42例：例：若若8个可屏蔽中断个可屏蔽中断IR0IR7类型号为类型号为08H0FH，则初始化则初始化的的ICW2为为08H（00001000）。）。若初始化的若初始化的ICW2为为38H（00111000），则类则类型号为型号为38H3FH（0011100000111111）43（3）ICW3-主主/从片初始化命令字从片初始化命令字 若若8259A处处于于级级联联方方式式，即即ICW1的的SNGL=0，就必须就必须分别对主、从芯片写入分别对主、从芯片写入ICW3；ICW3必须写入必须写入8259A的的奇地址奇地址，即即A0=1 Si=1,对对应应的的输输入入端端IRi有有从从

27、片片；Si=0,对对应应的的输输入入端端IRi无从片。无从片。D7 D6 D5 D4 D3 D2 D1 D0 S7 S6 S5 S4 S3 S2 S1 S0 主主片片格式：格式：从片格式：从片格式：D7 D6 D5 D4 D3 D2 D1 D0 S7 S6 S5 S4 S3 ID2 ID1 ID0 ID2ID0为从片标识码为从片标识码，与从片所连接的主片的中断请求，与从片所连接的主片的中断请求输入端输入端IRi序号序号 i 相对应。相对应。S7S3不用，可为不用，可为“1”或或“0”，一般填，一般填“0”。44(4)ICW4-方式控制初始化命令字方式控制初始化命令字 若ICW1的D0位为为“1

28、”，就需要要写入ICW4，进行方式控制初始化。ICW4必须写入8259A的奇地址奇地址端口（A0=1）。D7 D6 D5 D4 D3 D2 D1 D0 0 0 0 SFNM BUF M/S AEOI PM微处理器选择1：86/880：80/851：自动结束0：非自动结束中断结束方式 0 x 非缓冲方式 1 0 从片缓冲方式 1 1 主片缓冲方式嵌套方式1：特殊全嵌套方式0：全嵌套方式45 操作命令字操作命令字（1）OCW1-设置设置/清除中断屏蔽操作命清除中断屏蔽操作命令令 片内奇地址奇地址口，A0=1；操作命令字操作命令字共有共有3个个OCW1-设置设置/清除中断屏蔽操作；清除中断屏蔽操作；

29、OCW2-设设置置优优先先级级循循环环方方式式和和中中断断结结束束方方 式操作；式操作；OCW3-设置特殊屏蔽和查询读出操作设置特殊屏蔽和查询读出操作 D7 D6 D5 D4 D3 D2 D1 D0 M7 M6 M5 M4 M3 M2 M1 M0Mi=1 IRi被屏蔽；被屏蔽；Mi=0 IRi被开放。被开放。468259A的级连的级连从片1 8259A从片2 8259A主片 8259ACPU+5V中断请求中断请求47三、三、DMA方式的数据传输方式的数据传输1.1.DMA(Direct Memory Access)DMA(Direct Memory Access)的概念的概念DMADMA方式不

30、用处理器干预完成方式不用处理器干预完成M M与与I/OI/O间数据传送。间数据传送。DMADMA期间系统总线由期间系统总线由DMADMA控制器控制控制器控制(驱动驱动)控制总线的主模块要提供系统的地址及控制信号。控制总线的主模块要提供系统的地址及控制信号。DMADMA控制器与处理器配合可实现系统的控制器与处理器配合可实现系统的DMADMA功能。功能。特点：速度快，适合批量数据传送。特点：速度快，适合批量数据传送。48HRQ DREQDMACHLDA DACK总线总线请求请求总线总线响应响应DMA请求请求DMA响应响应地址总线地址总线 HOLD HLDAI/O设备设备控制总线控制总线数据总线数据

31、总线CPU2.2.DMADMA系统组成及工作过程系统组成及工作过程 DMADMA系统组成系统组成 DMAC是是核心核心49 DMADMA工作过程工作过程 I/OI/O向向DMACDMAC发请求发请求 DMACDMAC向向CPUCPU发请求发请求 CPUCPU响应响应DMACDMAC请求请求 DMACDMAC向向I/OI/O发响应发响应DMADMA传送传送结束结束DMADMA数据数据传送传送DMACDMAC发出发出控制信号控制信号DMACDMAC发出发出内存地址内存地址执行完当前总线周期后执行完当前一条指令后DMA方式中断方式503、DMA控制器控制器-8237A82378237A A主从两面性

32、：主从两面性：作为作为DMACDMAC，8237A8237A是可控制总线的主模块。是可控制总线的主模块。作为作为I/OI/O芯片，芯片，82378237A A可被处理器读写。可被处理器读写。运行时注意运行时注意82378237A A主主-从地址的变化。从地址的变化。511 1）82378237A A组成说明：组成说明：82378237A A有四个独立通道：通道有四个独立通道：通道0 0通道通道3。每个通道可独。每个通道可独立响应外部立响应外部DMA请求，完成请求，完成DMA传送。传送。模式模式REGREG，1 1个个8 8位位1 1个个DMADMA请求触发器请求触发器1 1个个DMADMA屏蔽

33、触发器屏蔽触发器字节数寄存字节数寄存器器2个个16位位基字节数寄存器：基字节数寄存器：-DMADMA传送的总字节数。传送的总字节数。当前字节数寄存器：当前字节数寄存器：-DMADMA传送时内容变化传送时内容变化,可读。可读。地址寄存器地址寄存器2个个16位位基地址寄存器基地址寄存器-放放DMADMA传送传送RAMRAM地址初地址初值值当前地址寄存器：当前地址寄存器：-DMADMA传送时内容变化传送时内容变化,可读。可读。每每个个通通道道52控制寄存器控制寄存器，8 8位位四个通道公用四个通道公用状态寄存器状态寄存器，8 8位位屏蔽寄存器屏蔽寄存器，8 8位位。请求请求标志标志寄存器寄存器，8

34、8位位暂存器暂存器，8 8位位优先级编码电路优先级编码电路-优先级裁决优先级裁决定时和控制逻辑定时和控制逻辑 作从模块作从模块-接收接收CPU的信号和的信号和命令字，产生控制，读命令字，产生控制，读/写内部寄写内部寄存器存器 作主模块作主模块-控制总线，产生控制总线，产生控制命令完成控制命令完成DMA传送传送532 2）82378237A A引线说明：引线说明：DB7-DB0DB7-DB0：双向数据总线双向数据总线。82378237A A为从模块时被处理器编程或读状态，为从模块时被处理器编程或读状态，DB7-DB0DB7-DB0作为数据线，传输数据或命令字。作为数据线，传输数据或命令字。823

35、78237A A为主模块时为主模块时DB7-DB0DB7-DB0输出地址输出地址A15-A8A15-A8，在在M M M M传送操作时经传送操作时经DB7-DB0DB7-DB0，将将M M数据送数据送82378237A A暂存器。暂存器。A3-A4A3-A4：地址线地址线，从模块时为输入，处理器，从模块时为输入，处理器寻址寻址82378237A A；主模块时输出低四位地址。主模块时输出低四位地址。：片选片选，从模块时处理器用来寻址，从模块时处理器用来寻址82378237A A。A7-A4A7-A4：地址线地址线，主模块时输出，主模块时输出A7-A4A7-A4。54 ，：I/OI/O读写控制读写

36、控制，双向。，双向。82378237A A在从在从模块时为输入，在主模块时为输出。模块时为输入，在主模块时为输出。AENAEN，ADSTBADSTB输出：输出：8 8位地址锁存允许及选通位地址锁存允许及选通。在。在主模块时允许外部锁存器锁存主模块时允许外部锁存器锁存82378237A A的高的高8 8位地位地址。址。，：输出，存储器读写输出，存储器读写控制，控制，主模块时送存储器。主模块时送存储器。READYREADY：输入，准备就绪输入，准备就绪，主模块时控制总线周，主模块时控制总线周期的长度，与慢速设备同步。期的长度，与慢速设备同步。RESETRESET：输入，复位信号输入，复位信号，复位

37、时屏幕寄，复位时屏幕寄存器置存器置1 1，其它寄存器置，其它寄存器置0 0。55 ：双向。输出时，表明内部通道传双向。输出时，表明内部通道传送结束；输入时，表明外部强迫送结束；输入时，表明外部强迫DMADMA传送传送仃止。仃止。DREQ0-DREQ3DREQ0-DREQ3：I/OI/O设备设备DMADMA请求输入请求输入信号。信号。DACK0-DACK3DACK0-DACK3：输出输出DMADMA请求的请求的响应响应。HRQHRQ：8237A8237A向处理器发出的向处理器发出的总线请求总线请求信信号。号。HLDAHLDA：处理器发给处理器发给82378237A A的的总线总线请求请求响应响应

38、信号。信号。563）8237A的工作模式和传送类型的工作模式和传送类型 工作模式，工作模式，4种种单字节传送单字节传送块传送块传送随机请求传送随机请求传送级联传送级联传送 传送类型传送类型校验传送校验传送：虚拟传送，测试器件：虚拟传送，测试器件读传送读传送：MEMI/O设备设备写传送写传送：MEMI/O设备设备管理管理内存到内存的传送内存到内存的传送574）8237A内部寄存器的功能和格式内部寄存器的功能和格式基地址基地址REG：16位存放DMA传送时存储器地址初值初始化时写入，先低后高。当前地址当前地址REG：16位每次传送后可读 地址寄存器地址寄存器 字节数寄存器字节数寄存器基本字节基本字

39、节REG：16位存放DMA传送时传送的字节数初值初始化时写入，先低后高。当前字节当前字节REG：16位每次传送后-1可读58命令寄存器命令寄存器 D7D6D5 D4D3D2D1D0DACK有效电平有效电平低电平有效低电平有效 0 高电平有效高电平有效1扩展写控制扩展写控制不扩展写不扩展写 0扩展写扩展写1D3=1X01 Enable 8237A8237A 工作工作 Disable 8237A时序类型时序类型01 X普通时序普通时序压缩时序压缩时序D0=11 0Channel 0 地址保持不变地址保持不变 XDisableEnable D0=0禁止禁止MEM.1MEM.传输传输允许允许 0DRE

40、Q有效电平有效电平 0 高电平有效高电平有效低电平有效低电平有效 1优先级类型优先级类型01固定优先级固定优先级循环优先级循环优先级59模式寄存器模式寄存器 D7D6D5 D4D3D2D1D0模式选择模式选择随机请求传输模式随机请求传输模式 0 0单字节传输模式单字节传输模式0101数据块传输模式数据块传输模式11级联传输模式级联传输模式地址增量选择地址增量选择地址加地址加1 0地址减地址减1 1 0 通道选择通道选择 0 选选 0#Channel 0 1 11 01选选 1#Channel选选 2#Channel选选 3#Channel传输类型选择传输类型选择 0 0 校验传输校验传输001

41、111 X X写传输写传输 读传输读传输非非 法法D7 D6=11自动预置功能选择自动预置功能选择禁止禁止 0 允许允许 1 60请求寄存器请求寄存器 D7D6D3D2D1D0D5D4不用不用0清除清除DMA请求位请求位建立建立DMA请求位请求位100Channel 0001111Channel 1Channel 2Channel 361屏蔽寄存器屏蔽寄存器 D7D6D3D2D1D0D5D4不用不用0清除清除 MASK 位位建立建立 MASK 位位100Channel 0001111Channel 1Channel 2Channel 3 通道选择通道选择62多多通道屏蔽寄存器通道屏蔽寄存器 D

42、7D6D3D2D1D0D5D4不用不用0011清清 Channel 0 Mask 位位设设 Channel 0 Mask 位位清清 Channel 1 Mask 位位设设 Channel 1 Mask 位位0清清 Channel 3 M 位位设设 Channel 3 M 位位10清清 Channel 2 M 位位1设设 Channel 2 M 位位63状态寄存器状态寄存器 D7D6D3D2D1D0D5D4 通道通道 3 有有DMA请求请求 1通道通道 2有有DMA请求请求 1通道通道 1 有有DMA请求请求 1通道通道 0 有有DMA请求请求 11 通道通道 1计数结束计数结束1 通道通道 0

43、计数结束计数结束1 通道通道 2计数结束计数结束1 通道通道 3计数结束计数结束64暂存器暂存器 8位，四个通道公用。位，四个通道公用。进行存储器到存储器的传送时，暂存中间数据进行存储器到存储器的传送时，暂存中间数据 可读可读 先先/后触发器后触发器 控制基地址寄存器和基本字节数寄存器的写入顺序控制基地址寄存器和基本字节数寄存器的写入顺序 16位基地址和字节数分两次写入，每次位基地址和字节数分两次写入，每次8位位 写入基地址和基本字节数之前，先对清写入基地址和基本字节数之前，先对清0，就能保证，就能保证先低先低8位后高位后高8位的写入顺序。位的写入顺序。655）8237的编程的编程 3 3个软

44、件命令与端口号有关，与个软件命令与端口号有关，与DBDB线上的内线上的内容无关。容无关。写写C C号地址：号地址：清除字节指针清除字节指针F/FF/F，使将装入使将装入顺序为先顺序为先LSBLSB后后MSBMSB。写写D D号地址：号地址：总清除命令总清除命令，屏蔽，屏蔽REG.REG.为为1 1，其它其它REG.REG.为为0 0，软件复位。，软件复位。写写E E号地址，号地址，清除屏蔽标志清除屏蔽标志。66 编程过程编程过程HLDAHLDA无效时无效时82378237A A接受接受P P编程，不管编程，不管HRQHRQ是否有是否有效。效。编程前禁止编程前禁止82378237A A：发关闭发

45、关闭82378237A A命令，向命令，向8 8号号端口（硬件设置）写端口（硬件设置）写0404H H，或对通道进行屏蔽。或对通道进行屏蔽。用软命令发出总清（用软命令发出总清（Master Clear)Master Clear)操作：向操作：向0 0DHDH端口执行一次写操作。端口执行一次写操作。向有关通道送地址值，计数值，模式字。向有关通道送地址值，计数值，模式字。送硬件设置命令字，打开送硬件设置命令字，打开82378237A A。去除去除屏蔽准备接收屏蔽准备接收DMADMA请求。请求。67第六章第六章 常用可编程外围接口芯片常用可编程外围接口芯片8254-定时器定时器/计数器计数器8255

46、A-并行接口并行接口8251A-串行接口串行接口一、一、82541、主要功能、主要功能：(1)每片每片3个个16位计数通道，各自独立位计数通道，各自独立(2)每个计数通道均可作定时器或计数器，二进制或十每个计数通道均可作定时器或计数器，二进制或十 进制计数方式进制计数方式(3)每个通道有每个通道有6种工作方式，可编程实现种工作方式，可编程实现682、结构、结构GATE0CLK0OUT0计数器0#GATE1CLK1OUT1计数器1#GATE2CLK2OUT2计数器2#内部数据总线读/写控制逻辑控制字寄存器A0A1DO-D7DO-D7数据总线缓冲器69-读控制，输入；连读控制，输入；连接接-写控制

47、，输入；连写控制，输入；连接接-片选，输入；来自地址译码片选，输入；来自地址译码A1 A0：片内端口地址片内端口地址00-0#计数器计数器01-1#计数器计数器10-2#计数器计数器11-控制字寄存器控制字寄存器（1）数据总线缓冲器）数据总线缓冲器隔离片外数据总线与片内数据总线。隔离片外数据总线与片内数据总线。CPU对对8253进行读写操作的数据通道。进行读写操作的数据通道。（2）读写控制电路）读写控制电路接受接受CPU的控制命令后，控制芯片内部的操作。的控制命令后，控制芯片内部的操作。70（3）控制寄存器）控制寄存器 8位，只能写入，不能读出位，只能写入，不能读出。每个计数通道每个计数通道1

48、个，共有个，共有3个；共用个；共用1 个端口地址个端口地址，由，由 控制字中的控制字中的D7 D6（SC1 SC0）位决定：位决定：D7D6（SC1SC0）00：通道：通道0#01：通道：通道1#10：通道：通道2#11-读出读出71（4）3个个相互独立的计数器相互独立的计数器(0#，1#，2#)每个计数通道每个计数通道内部的结构内部的结构 内部数据总线减 计 数 单 元 CE计数初值寄存器（高8位）计数初值寄存器（低8位）输出锁存寄存器（高8位）输出锁存寄存器（低8位）控制字寄存器控制逻辑723、8254引脚信号引脚信号D7D0：数据线，双向三态；与数据线，双向三态；与CPU交换信息交换信息

49、地址：地址：，片选；，片选；A1A0：片内地址片内地址控制：控制：，读，读 ；，写；，写；0#通道CLK0：计数脉冲输入计数脉冲输入GATE0：门控信号，输入门控信号，输入OUT0：计数状态输出计数状态输出1#通道CLK1GATE1OUT12#通道CLK2GATE2OUT2734、8254的工作方式及控制的工作方式及控制8253的的3个个计数通道各自独立计数通道各自独立，均有，均有6种工作种工作方式方式。GATE为低电平或负跳变禁止计数：为低电平或负跳变禁止计数：方式方式0、2、3、4 软软启动：方式启动：方式0、4 硬启动：方式硬启动：方式1、5 软软/硬启动：方式硬启动：方式2、3，自动循

50、环。，自动循环。74计数启动方式计数启动方式软软启动启动：（：（GATE=1时）时）写入计数初值写入计数初值 启动计数启动计数硬启动硬启动：（：（GATE=0）写入计数初值不计数，写入计数初值不计数，GATE 启动计数启动计数计数结束方式计数结束方式一次性计数一次性计数自动重装初值，循环计数自动重装初值，循环计数751）方式）方式0-事件计数方式（计数结束中断）事件计数方式（计数结束中断）写入方式命令字后，写入方式命令字后，OUT引脚变低电平引脚变低电平；若若GATE=1（允许计数），当计数初值写入指定的初值允许计数），当计数初值写入指定的初值寄存器寄存器CR后（后（），在下一个计数脉冲），在