基于Nios_II_的贪吃蛇游戏设计(电子设计).doc

1、 目录、摘要.3、设计目的.3、设计内容.3 1、基本功能.3 2、提高功能.3、技术指标.4、方案整体设计.4、硬件系统的设计及实现. 4 1、硬件整体框架. 4 2、Nios II片上系统的设计. 5 3、外设驱动电路的设计. 7 4、LED点阵扫描电路的设计. 9、软件系统的设计及实现. 11 1、系统主程序设计. 11 2、汉字、开机画面、等待画面设计. 15 3、VHDL显示模块设计. 18 4、音乐模块设计. 21 5、源程序. 21、设计总结. 22、软件使用. 22 、附录. 23I、参考文献.67、摘要基于NiosII软核处理器和LED点阵显示屏的贪吃蛇游戏内容是：一条蛇在封

2、闭的围墙里，围墙里随机出现一个食物。玩家通过4个按键控制蛇上下左右移动，且蛇只能沿着头运动的轨迹移动。蛇头撞到食物，则食物被吃掉，蛇身体增长一节，同时记1分，又出现食物，等待蛇来吃，如果蛇头在移动中出界或咬到自己的身体则游戏结束。硬件通过4个8*8LED点阵作为显示屏，用4个 74LS595作为列信号，实现红绿色灯亮灭。通过8个APM4953实现行扫描显示，从实现游戏的硬件模块。实验板LB1-Cyclone II -EP2C8Q208C8作为核心模块实现。关键字： 贪吃蛇Nios II LED点阵SOPC、设计目的1、掌握按键扫描电路的设计2、掌握用VHDL语言设计按键扫描电路的方法3、掌握1

3、6*16 LED点阵的控制原理和用VHDL语言设计LED点阵扫描电路的方法；4、掌握SOPC Builder的设计流程；5、掌握在Nios II中进行编程的方法；、设计内容1、 基本功能（1）、完成按键扫描电路的设计；（2）、完成 16*16 LED 点阵的扫描电路设计；（3）、完成SOPC Builder 中的系统设计；（4）、完成单色贪吃蛇游戏的基本设计（蛇移动方向的改变，吃到果子后蛇身变长，咬到自己或者出界时的失败处理等）；（5）、完成游戏图形信息提示（游戏目前所处的等级等）。2、提高功能（1）、能进行汉字动态显示（显示内容自动更新，形式自定，如百叶窗等）；（2）、蛇头颜色与蛇身区别显示

4、，并与果实颜色区别显示；（3）、游戏过程中加入声音提示和表情提示；（4）、所得分数在数码管上显示；（5）、能进行游戏难度的切换（不同难度下，蛇吃到相应数量的果子后升级）。、技术指标1、游戏显示屏采用16*16LED点阵；2、显示屏应具有明显的可视效果；3、按键和LED点阵显示都采用动态扫描显示；4、显示无闪烁（扫描频率应大于50Hz）;5、贪吃蛇应具有转方向，失败后重新开始等功能；6、游戏过程中要能适当的显示出相应的字符提示；7、游戏开始前有汉字动态显示部分，显示内容自动更新，显示形式自定；8、蛇头与蛇身颜色以及两者与果实的颜色都不相同；9、贪吃蛇每次吃到果实或者游戏进入下一关，以及游戏失败等

5、有相应的音频提示；10、每个等级所获得的分数能实时的显示在数码管上；11、游戏的难度能够选择。、方案整体设计 为了实现游戏的控制、显示、设置等功能，系统需要具有控制模块，动态扫描显示模块，按键识别模块。本设计中采用Nios II软核CPU作为游戏的主控制单元，按键识别模块中的每个按键通过产生中断的方式，在中断处理函数中完成按键的标识，并在在软件程序的主体部分完成按键的识别。动态扫描显示模块又分为LED点阵屏动态扫描显示和LED数码管显示扫描两部分，两部分均采用VHDL语言设计相应的硬件扫描模块来实现。、硬件系统的设计及实现整个硬件系统的设计包括Nios II片上系统的设计和外设驱动电路的设计。

6、1、硬件整体框架2、Nios II片上系统的设计片上系统的设计核心是Nios II嵌入式CPU软核的定制。根据游戏的功能要求和实现的方案，片上系统应当包括：Nios II嵌入式CPU软核、一组PIO输入输出口、定时器、SRAM、JTAG UART、EPCS_FLASH_CONTROLLER。Nios II系统的结构如下：SOPC架构：（1）、Nios II嵌入式CPU软核Nios II嵌入式CPU软核作为整个系统的主控制单元，完成对按键信息的接收、识别、处理；此外还要输出相关的控制信息，实现对外设的控制。（2）、PIO输入输出口在定制的一组PIO输入输出口中，PIO输入口用于接收按键信号，PI

7、O输出口用于输出对DPRAM写数据操作的控制和数据信号以及LED数码管的数据信号；（3）、SRAM和EPCS_FLASH_CONTROLLERSRAM在系统中起到了相当于计算机中内存的作用，主要用于存放正在运行的软件程序。它的特点主要是速度快。 EPCS_FLASH_CONTROLLER 作为EPCS_FLASH的控制器。整个系统的硬件设计都下载固化在EPCS_FLASH上，当程序烧写到了EPCS_FLASH上的时候，就可以实现脱机运行了。3、 外设驱动电路的设计外设驱动电路的设计包括：双口DPRAM的定制、DPRAM读数据控制电路的设计、LED点阵屏扫描电路的设计、七段数码管动态扫描电路的设

8、计以及整个系统中所用到的时钟信号产生电路等。（1）、双口DPRAM定制双口DPRAM在系统中作为LED点阵显示屏的显示数据缓存，其中存储了256个LED灯的颜色控制数据。存放在其中的数据只有四个值有效，分别为0、1、2、3。送这四个数去控制一个LED灯，分别对应LED灯的颜色为：黄色、绿色、红色、黑色。双口DPRAM可以定制成一个输入口和一个输出口的形式。其中，输入口用于接收Nios II嵌入式软核CPU的数据，输出口在DPRAM读数据控制电路的控制下输出数据用于驱动LED点阵屏扫描显示电路。 该模块的仿真波形如下图：（2）、DPRAM读数据控制电路DPRAM读数据控制电路在外部时钟信号的作用

9、下，产生0 到255共256个数作为DPRAM的地址，在DPRAM读数据时钟到来的时候使得DPRAM输出对应地址的数据。此外，DPRAM读数据控制电路还要产生像素同步信号和行同步信号，实现LED点阵屏扫描电路的时序。产生的时序要求是：在外部时钟的作用下产生DPRAMD的地址，接着像素同步时钟出现一个上升沿，16个像素同步时钟后，产生一个行同步信号，在该行同步信号作用下行扫描信号从第一行顺序扫到最后一行，这样就完成了一个周期的扫描。该模块的仿真波形如下图：（3）、七段数码管七段数码管动态扫描电路，接收外部送来的显示数据,通过动态扫描的方式在两个数码管上显示出来。该模块的仿真波形如下图：（4）、按

10、键去抖用的是软件去抖，见后面的程序部分。（5）、时钟信号产生电路整个系统中使用到了几个不同频率的时钟信号，通过时钟信号产生电路进行不同频率的分频产生所需的时钟信号。该模块的仿真波形如下图：4、LED点阵扫描电路的设计LED显示系统有两种基本的显示控制方式，即静态显示和动态显示。对于静态显示方式，每一个像素都需要一套驱动电路，因而这种方式没有扫描过程，显示控制简单，亮度很好。但是，采用静态显示方式将大大增加驱动电路的复杂程度，这不仅使系统成本很高，而且增加了生产、安装、调试以及日常维护工作的难度，故障率也较高。对于动态扫描显示，由于采用多路复用显示方式，每路显示的时间大为减少，这不仅使LED显示

11、亮度受到一定程度的影响，而且增加了显示控制的复杂性和现实的稳定性。本系统采用动态扫描控制显示方式。（1）、显示屏的列驱动列驱动采用带输出锁存的8 Bit 移位寄存器 74LS595。本系统采的LED点阵是RG 双色的，所以送入点阵的列驱动信号是 RG两组。 以红灯为例，两片74LS595 级联用作红灯列驱动。每16 个时钟控制器传送的两个字节的数据移位到两片 595 中，16个列驱动信号都移位到两片 595 中后，控制器给出一个STB 信号的上升沿，使一行数据锁存输出到LED屏。LED对应的列驱动数据为1时，被其驱动的LED不能被点亮；对应的列驱动数据为0时，被其驱动的点被点亮。绿灯的点亮控制

12、和红灯一样，需要用到另外一套相同的595级联电路。但具体点亮哪一个点，则由行驱动来指定。因此行驱动用来进行扫描控制，任一瞬时16行中只有1行被选通，换句话说一行中每一个点被点亮的时间只有不到1/16的时间，因为传送数据和控制也需要时间。本系统采用的LED点阵是RG双色灯，具体哪个灯则由FPGA传递的参数决定。需要注意的是，红灯数据在送入LED点阵前要加电阻限流。（2）、 显示屏的行驱动为方便控制，行信号采用四位控制16行，行扫描信号的最高位用于选择要译码的三八译码器。行扫描信号最高位为0时，三八译码器U7工作，译码后的信号作为前八行的行选择信号；行扫描信号的最高位为1时，三八译码器U14工作，

13、译码后的信号作为后八行的行选择信号。行选择信号在送入LED点阵前，要先送入专用的电源控制芯片APM4953,APM4953的输出作为点阵的行驱动信号。更大的屏由多套这样的电路拼接而成，每一部分的工作原理是一致的。这里仅以此电路来讨论其工作的原理。（3）、具体扫描过程扫描过程：首先是FPGA通过接口送来第一行要显示的2个字节的红色灯信号R和2个字节的绿灯信号G，两个字节的红灯数据分别锁存于U1和U6中，两个字节的绿灯数据分别锁存于U10和U15中。随后送出行扫描信号，行扫描信号经三八译码器译码后为IH0-IH15，IH0-IH15经过专用的电源控制芯片APM4953,成为LED点阵的行驱动信号T

14、H0-TH15。第一次送来的扫描信号应使TH0为1，其余为0。这意味着只有第1行被选通，第1行的16个点，32个LED灯按4片595的输出数据点亮或熄灭相应的LED灯，而其余15列由于不被选通将全部不发光。为防止数据串显，经过一段时间的延时后，要再送出一组绿灯均为1的数据，即熄灭所有的灯，至此第1行扫描显示完毕。随后依次进行第2行的扫描显示。同样，先送第2行的16个红色LED灯的显示数据分别锁存于595（1）和595（2）中，第2行的16个绿色LED灯的显示数据分别锁存于595（3）和595（4）中，再送扫描信号SEL，且只使TH1为1，并延时显示，最后熄灭所有的灯。这样逐列进行扫描显示，当最

15、后一列扫描完后，FPGA可进行适当的数据加工处理，接着又进行下一扫描周期的工作。必须指出，扫描周期应小于或等于20ms以克服图像的闪烁现象，但也不能太高，要考虑595工作的频率范围。电路如下图：、软件系统的设计及实现1、系统的主程序设计（1）、算法描述 运动：根据用户输入按键进行蛇体传动。吃到食物：置没有食物的标志，蛇身加长一个点。放新食物：判断食物标志，如果没有食物，就要放食物，判断 放的食物是否和蛇身重叠，重叠了要重放。死亡处理：判断是否撞中自己或撞墙。 游戏具体的流程是：蛇向一个固定方向进行蛇体传动，每个运动时钟到达要做的工作有： a、判断食物标志，没有食物了就放一个，放的时候判断，不能

16、和蛇身重叠。 b、得到用户按键值，根据键值设置方向标识，并判断是否撞死了，没撞死和是否吃到自己，再判断是否吃到东西了，没有吃到，就等下一个运动时钟；吃了，就增长一点。置一个没有食物的标志。然后等待下一个时刻的来临。（2） 具体实现方案阐述：游戏模式1（简单模式）：游戏玩法： 模式1为最简单，最平常的模式，控制蛇的身体，去吃屏幕上随机出现的食物。每吃掉一个食物，蛇体就增加一节，得分就增加一分，每吃掉6个食物蛇移动的速度增加一个等级。当蛇头碰到墙壁，或者碰到蛇体是就游戏结束。游戏算法：算法1：蛇的移动For（蛇的后一节身体由前一节身体代替）检测方向确定蛇头的移动原来蛇末尾位置变为黑点显示蛇身 算法

17、2：水果的产生使用结构表示水果，当水果被蛇吃掉后，随机产生一个水果伪代码：if 蛇头位置与水果位置重合 for 随机产生水果的坐标If 坐标在框图内If 水果坐标不与蛇每一个坐标重合 跳出循环算法3：判断蛇的死亡For 取遍蛇身每一个元素 If （蛇头出了框图或蛇头与蛇身重合） Snake.life=0(a=0则循环停止) 算法4：由中断来改变蛇的方向 Case“键值”：改变蛇的方向为相应方向；break；游戏模式2:（障碍模式） 本程序实现的主要功能:贪吃蛇吃够一定的果实后实现加速,在经过一次加速后产生障碍物,在障碍物产生后,贪吃蛇恢复初始长度,但速度承接原来速度; 然后每吃够一定的果实,速

18、度会增加一次. 基本的主体程序跟程序一类似,在基本主体程序的基础上通过新增加三个变量-speedbarrier,rank,rankk实现障碍物的产生. 基本算法: 通过变量speed2,speedbarrier,一方面记录蛇吃到果实的数量,另一方面来辅助控制何时产生障碍物及蛇移动的速度.通过变rank,rankk主要实现障碍物的产生. 核心程序: if(rank=1&rankk=1) 需要出现新食物 蛇活着 方向往右，蛇头一节，蛇身两节 显示初始的蛇 显示障碍物 蛇移动及吃失误及判断是否死亡 if(speed21&speed23) speed2=0; if(speedbarrier2&spee

19、dbarrier=0;cnt-) data=(Pcnt) & 0x00000001; if (data=0) wrdata=3; /*dark*/ else wrdata=2; /*red*/ addr_ram=row*16+col+cnt; /col为8表示使用的是后8个LED，为0是前8个 IOWR(SNAKE0_BASE, addr_ram, wrdata); b、按列取字模void wr_ram_x(alt_u8 row,alt_u8 col,alt_u8 P) alt_u32 data, wrdata; int cnt; int addr_ram; /* if the last bi

20、t of the data is 1,the color is red, or it is dark*/ for (cnt=7;cnt=0;cnt-) data=(Pcnt) & 0x00000001; if (data=0) wrdata=3; /*dark*/ else wrdata=2; /*red*/ addr_ram=row+(15-col-cnt)*16; /col为8表示使用的是后8个LED，为0是前8个 IOWR(SNAKE0_BASE, addr_ram, wrdata); 具体程序实现函数见附录程序。汉字流水显示模式，通过控制取模数组的移动位数，从而实现汉字的流水显示，垂直

21、百叶窗，水平百叶窗等功能。（2）、开机画面显示：选关画面类似于汉字显示，通过逐行式取模：等待进度条，通过按帧传输画面实现动态显示： 3、VHDL显示模块设计 由于硬件上没有添加74ls138,所以在VHDL设计上添加了38译码器。实现对行扫描的控制。67 LIBRARY ieee;USE ieee.std_logic_1164.all; USE IEEE.std_logic_unsigned.all;USE IEEE.STD_LOGIC_ARITH.ALL;LIBRARY altera_mf;USE altera_mf.all;USE altera_mf_components.all;ENTI

22、TY led_snake IS port(rst_n : IN STD_LOGIC;clock_50M : IN STD_LOGIC;wren : IN STD_LOGIC;writedata : IN STD_LOGIC_VECTOR(31 downto 0);wraddress : IN STD_LOGIC_VECTOR(7 downto 0);scD : OUT STD_LOGIC;scC : OUT STD_LOGIC;scA : OUT STD_LOGIC;scB : OUT STD_LOGIC;led_clk : OUT STD_LOGIC;G : OUT STD_LOGIC;OE

23、 : OUT STD_LOGIC;STB : OUT STD_LOGIC;R : OUT STD_LOGIC);END led_snake;ARCHITECTURE rtl OF led_snake IS signalreaddata : STD_LOGIC_VECTOR(31 downto 0);SIGNAL cnt:std_logic_vector(3 downto 0);SIGNAL clk:std_logic;signal rdaddress:std_logic_vector(7 downto 0);signal line_sel:std_logic_vector(3 downto 0

24、);signal rd_addr:std_logic_vector(11 downto 0);signal line_sel_d: std_logic_vector(3 downto 0);signal flag: std_logic;COMPONENT led_ramPORT(data: IN STD_LOGIC_VECTOR (31 DOWNTO 0);rdaddress: IN STD_LOGIC_VECTOR (7 DOWNTO 0);rdclock: IN STD_LOGIC ;wraddress: IN STD_LOGIC_VECTOR (7 DOWNTO 0);wrclock:

25、IN STD_LOGIC ;wren: IN STD_LOGIC := 1;q: OUT STD_LOGIC_VECTOR (31 DOWNTO 0);END COMPONENT;BEGIN process(clock_50M)-10分频,clk为5000kHz begin if clock_50Mevent and clock_50M=1thenif cnt=1010thencnt=0000;clk=0;elsif cnt=0101thenclk=1;cnt=cnt+1;elsecnt=cnt+1;end if; end if;end process;rdaddress = rd_addr(

26、11 downto 8)&rd_addr(3 downto 0);led_clk = NOT clk;-led_clk为5000kHzscD = line_sel(3);scC = line_sel(2);scB = line_sel(1);scA = line_sel(0);OE = readdata(31);-LED屏的扫描频率为5000000/4096=122HzPROCESS(clk, rst_n, rd_addr)BEGINIF rst_n=0 THENSTB =1;rd_addr =000000000000;R =1;G =1;ELSIF clkEVENT AND clk=1 TH

27、ENIF rd_addr(7 DOWNTO 0)=00000010 THEN-用全“1”信号关显示1个循环STB =1;ELSIF rd_addr(7 DOWNTO 0)=00001001 THENSTB =0;ELSIF rd_addr(7 DOWNTO 0)=00010010 THEN-用有效数据点亮15个循环STB =1;ELSIF rd_addr(7 DOWNTO 0)=00011001 THENSTB =0;ELSIF rd_addr(7 DOWNTO 0)=00100010 THEN-用有效数据点亮15个循环STB =1;ELSIF rd_addr(7 DOWNTO 0)=0010

28、1001 THENSTB =0;ELSIF rd_addr(7 DOWNTO 0)=00110010 THEN-用有效数据点亮15个循环STB =1;ELSIF rd_addr(7 DOWNTO 0)=00111001 THENSTB =0;END IF;rd_addr = rd_addr + 1;-if rd_addr( 7 downto 0)=00000000thenR =1;G =1;elsif rd_addr( 7 downto 0)=00000001thenR =1;G =1;elsif(rd_addr(7 downto 4) =0000) thenR =readdata(1);-读

29、取红色LED数据,进行移位处理 G =readdata(0);-读取绿色LED数据,进行移位处理 elsif rd_addr( 7 downto 0)=00010000 thenR =readdata(1); G =readdata(0); elsif rd_addr( 7 downto 0)=00010001 thenR =readdata(1); G =readdata(0); elsif(rd_addr(7 downto 4) =0001) thenR =1;G =1; elsif rd_addr( 7 downto 0)=00100000 thenR =1;G =1; elsif rd

30、_addr( 7 downto 0)=00100001 thenR =1;G =1; elsif(rd_addr(7 downto 4) =0010) thenR =readdata(1);-读取红色LED数据,进行移位处理 G =readdata(0);-读取绿色LED数据,进行移位处理 elsif rd_addr( 7 downto 0)=00110000 thenR =readdata(1); G =readdata(0); elsif rd_addr( 7 downto 0)=00110001 thenR =readdata(1); G =readdata(0); elseR =1;G

31、 =1;end if;END IF;END PROCESS;-line_sel取rd_addr(11 downto 8),即每一行循环扫描16次（即7到4的16次变化）process(rd_addr,clk, rst_n)beginif(rst_n = 0) thenline_sel 0);elsif clkevent and clk=1thenif(rd_addr(3 downto 0) = 1111) thenline_sel writedata,rdaddress=rdaddress,rdclock=clk,wraddress=wraddress,wrclock=clock_50M,wr

32、en=wren,q=readdata);END; 4、 音乐模块设计乐曲播放电路是利用硬件电路控制输出信号TTL电平的频率的发音原理实现乐曲播放的。通过精心地计算与设计，可以输出十分精确的频率，从而使蜂鸣器这个系统中唯一的模拟器件能够发出动听的音乐来。为了保持足够的音量，输出信号最好保持50%占空比。5、源程序 （见附录）、设计总结 为期20 多天的课程设计即将结束，现将此次的设计进行总结如下，以期以后能更加努力的学习并不断发现问题不断进步。前期，接受电子综合设计任务，阅读、收集相关资料，学习Nios II嵌入式设计方法。然后进行小组分工，进行简单的包含Nios II嵌入式CPU的SOPC系统

33、验证性试验，熟悉PIO口的操作，以及中断的实现操作。学习LED点阵显示屏的动态扫描显示原理，并据此确定所需的元件，做好准备工作。中期（6.116.24），研究贪吃蛇游戏的实现方法，根据要求的功能，和现有的资源确定总体设计方案。研究软件算法和硬件电路的具体实现，绘制LED点阵屏动态扫描电路，完成布局、布线,紧接着进行硬件电路的焊接制作。后期（6.247.5），对硬件电路进行测试，软件设计调试。这个阶段中，对硬件的测试很重要，必须保证所设计的硬件平台的每一个部分都能正确无误地工作，这样才能调试所设计到的软件。这次电子综合设计虽已完成，但存在的问题主要如下：一是对于硬件方面，因为是第一次接触，布局布

34、线的过程有点慢，而且考虑问题有时不全面，出现了一些不必要的错误。二是软件方面，对于SOPC系统的构建，首次接触起来学的有点慢，犯了一些低级错误。总的来说，这次电子综合设计检验了我们对VHDL及C语言的掌握程度，同时也是一个学习SOPC系统的构建的过程。通过这次电子综合设计，我们对几种中规模集成电路芯片有了更多的了解，能根据我们的要求正确地使用这几种芯片；在硬件电路的设计制作方面，我们的流程和方法更加的规范化，在制作硬件电路的过程中积累了一些经验，也从中总结了一些教训。比如说，在硬件电路的布局上，应该考虑到布线的问题，应该围绕着LED点阵显示屏来展开，尽量使得布局后布线尽量地简洁大方，布线的数量

35、应该尽量的少。布线时，尽量走90度的直角，减少电磁干扰现象等。软件使用1、Altium Designer Summer 092、Altera Quartus II 9.0 3、Nios II IDE 9.04、PCTOLCD2002(完美版) 取模软件、附录1、源程序(led扫描模块)LIBRARY ieee;USE ieee.std_logic_1164.all; USE IEEE.std_logic_unsigned.all;USE IEEE.STD_LOGIC_ARITH.ALL;LIBRARY altera_mf;USE altera_mf.all;USE altera_mf_components.all;ENTITY led_snake IS port(rst_n : IN STD_LOGIC;clock_50M : IN STD_LOGIC;