基于单片机的低频信号发生器设计.doc

1、摘要低频信号发生器是一种广泛应用于电工学教学、实验物理学，电子线路和微机原理、接口技术实验，自动化测控系统等领域的常用信号源。随着现代测量技术和现代通信技术的发展，信号源通常都要求要有具备高稳定度和高精度。直接数字频率合成技术的出现为新一代函数信号发生器的设计与实现提供了理论依据和技术支持。本文主要介绍一种通过直接数字频率合成的方法，采用AVR Mega16单片机作为控制核心的低频信号发生器。信号源能产生频率从11KHZ的正弦波、锯齿波、方波、三角波信号。最后信号通过DAC0832芯片进行数模转换，输出的函数信号通过一个低通滤波器，最后波形通过示波器显示。本方法设计的函数发生器频率稳定，性价比

2、高。本文首先介绍了数字频率合成技术的发展和当前发展趋势，并且将直接数字频率合成技术与传统的频率合成技术进行了比较，紧接着详细介绍了直接数字频率合成的基本结构和工作原理，然后介绍了信号产生的基本原理和D/A数据转换芯片DAC0832的相关资料和工作模式，低通滤波器的原理及实现，LCD1602显示器等。最后对提出的设计方案进行了原理性的论证说明，对直接数字频率合成方法的部分误差进行了系统的分析,并对按键功能模块进行了介绍，文章最后总结了本次DDS的特性。关键词：信号发生器；AVR；FCW ；直接数字频率合成；DAC0832AbstractThe low frequency signal gener

3、ator is a common source. It is widely used in the field of physics, electrical engineering teaching experiments, electronic circuits and Microcomputer Principle and Interface Technology, automation and control system. Withthedevelopmentofmodernmeasurement techniques andmodern communication technolog

4、y,thesignal sourceis usuallyrequired tohavehigh stabilityand precision. Direct digital frequency synthesizer technology for the design and implementation of a new generation of function signal generator provides a theoretical basis and technical support. This paper introduces a low-frequency signal

5、generator that uses the direct digital frequency synthesismethod and the AVRMega16microcontroller asthe core. It can generatefrequencies from1-1KHZ of wave, square wave andtriangular wavesignal. In the end, the signal throughthechipDAC0832 to digital to analog conversion the function of the outputsi

6、gnalthrough a lowpass filter,and finallythewaveformbytheoscilloscope to display. The function generator with this design method has frequency stability, cost-effective features.This paper first introduces the development of the digital frequency synthesis and compares it with the traditionalfrequenc

7、y synthesizer technology, following, I detail to tell thebasicstructure andworking principleofdirect digitalfrequency synthesizer, and then introduce the signal generated by the basic principlesandD / A dataconversionchip DAC0832 data and operating mode, the principle and realization of low-pass fil

8、ter, LCD displayof1602 and so on, Finally I put forward design principle of argumentation, and the direct digital frequency synthesis error analyze system,and the key function modules are introduced, finally the article summarizes the characteristics of DDS.Keywords: signalgenerator;AVR;FCW;direct d

9、igitalfrequency synthesizer; DAC0832- 39 -目录1绪论- 1 -1.1引言- 1 -1.2频率合成技术的发展1- 1 -2直接数字频率合成的基本原理- 4 -2.1频率合成技术的理论基础- 4 -2.2 DDS的误差分析- 6 -2.3相位累加器- 7 -2.4 正弦查询表ROM- 8 -3低频信号发生器的设计方案研究- 8 -3.1 设计方案的采用- 8 -3.2方案原理分析论证- 9 -3.3主控芯片的方案论证和选择- 10 -3.4 D/A转换电路的设计- 12 -3.5阻容滤波电路- 16 -3.6 LCD1602液晶显示器- 17 -3.7 按

10、键控制模块- 20 -4正弦波波形ROM表的设计- 21 -5硬件设计- 22 -5.1模块设计- 22 -5.2硬件设计电路原理图- 24 -6 软件设计- 26 -6.1 ICCAVR简介- 26 -6.2 程序设计- 28 -7 结论- 34 -谢辞- 35 -参考文献- 36 -附录：程序清单- 37 -基于单片机的低频信号发生器的设计1绪论1.1引言低频信号发生器是一种常用的基本电子设备，在实验教学、科学研究和生产中，都有着广泛的运用。因此对信号的发生进行深入研究，不论是从教学科研角度出发，还是原理认知和学习角度出发都有着积极的意义。在当前的频率合成技术中，直接数字频率合成(Dire

11、ct Digital Frequency Synthesis，简称DDS)是一种新的频率合成技术，而且直接数字频率合成器(DDS-Direct Digital synthesizer)是近年来发展比较迅速的一种新型器件,它采用了全数字技术,使其具有频率分辨率高、频率转换时间决、相位噪声低等诸多的优点,并且还有很强的数字调制功能和其它功能,在通信系统和其它电子设备中使用这种技术,可以最大化的简化系统,降低了生产的成本,而且还提高系统的可靠性。随着DDS技术和VLSI的不断发展，DDS的单片化在九十年代就己经完成。由于DDS芯片性能日趋完善，需求量激增，促成了许多DDS芯片生产厂家的出现，如美国的

12、Sciteq公司、AD公司、Qualcomm公司、Stanford Telecom公司、Harris公司及Synergy公司，法国的Omega公司等，它们推出了许多性能优越的DDS芯片。由于DDS的诸多优点，使得它在各个领域得到了广泛的应用，开发出适合特殊性能要求的DDS芯片就成为DDS技术的一个发展方向。DDS不但可以用来在雷达领域实现多点或线性调频频率源，还可以用在数字调制方面实现FSK、QPSK、ASK等调制，在扩频通信方面实现CDMA/FH工作方式及任意规律的跳频模式等。满足这些性能的芯片已经出现，如AD公司的AD9852、AD9854可实现线性调频、正交输出等各种调制，还有以DDS为

13、核心的QPSK调制器AD9853，数字上变频器AD9856和AD9857，并且AD公司的DDS芯片全都内置DAC，称为CompleteDDS。所以，研究DDS在各个领域的应用是一个非常有意义和前途的课题，有巨大的经济效益和社会效益。1.2频率合成技术的发展1频率合成的技术理论最早起源于二十世纪30年代，至今已有近八十多年的历史。早期的频率合成器是由一组晶体组成的晶体振荡器，要输出多少个频率点，就需要多少个晶体。频率的切换由人工来完成，频率的准确度和稳定度主要由晶体来决定，很少与电路有关。后来，这种合成方法被非相干合成的方法所代替。非相干合成法虽然也使用了晶体，但它的工作方式是以少量的晶体产生许

14、多频率。与早期的合成方式相比，成本降低了，而稳定性提高了。但是研制由多块开关晶体所组成的晶体振荡器是一个非常复杂的任务，而且成本高，不经济。所以后来科学家又提出了相干合成法。最早的相干合成法是直接频率合成(Direct Frequency Synthesis)。直接频率合成是利用混频、倍频、分频的方法由参考源频率经加、减、乘、除运算直接组合出所要求的频率的合成方法。不过，直接合成也可以用多个基准源通过上述方式得到所需的频率。这种方法由于频率捷变速度快，相位噪声低使之在频率合成领域占有重要地位，但因直接式频率合成器杂散多，体积大，研究复杂，成本也令人不可接受，故该方案己基本被淘汰。在直接频率合成

15、之后出现了间接频率合成(Indirect Frequency Synthesis)。间接频率合成包括模拟间接频率合成（注入锁相、模拟环路锁相、取样锁相），锁相环频率合成，数字锁相频率合成。这种方法主要是将相位反馈理论和锁相技术运用于频率合成领域，它的主要代表是锁相环PLL(Phase-Locked Loop)频率合成，被称为第二代频率合成技术。现在最常用的结构是数模混合的锁相环，即数字鉴相器、分频器、模拟环路滤波和压控振荡器的组成方式，因具有相噪低，杂散抑制好，输出频率高，价格便宜等优点至今仍在频率合成领域占有重要地位。直接模拟频率合成（Direct Analog Frequency Synt

16、hesis ）技术是一种早期的频率合成技术，原理简单，易于实现。早期的频率合成器是由一组晶体组成的晶体振荡器，要输出多少个频率点，就需要多少个晶体。频率的切换由人工来完成，频率的准确度和稳定度主要由晶体来决定，很少与电路有关。它由模拟振荡器产生参考频率源，再经谐波发生器产生一系列谐波，然后经混频、分频和滤波等处理产生大量的离散频率。根据所使用的参考频率的数目不同，可分为非相关合成方法和相关合成方法两种类型。非相关合成方法使用多个晶体参考频率源，所需的各种频率分别由这些参考源提供。它的缺点在于制作具有相同频率稳定性和精度的多个晶体参考频率源，既复杂又困难，而且成本很高。相关合成方法只是用一个晶体

17、，参考频率源所需的各种频率都由它经过分频、混频和倍频后得到。因而合成器输出频率的稳定性和精度与参考源一样。为了能够取得更快的频率转换速度，十九世纪七十年代时期，出现了直接数字频率合成(Direct Digital Frequency Synthesis)技术，这也直接产生了第二次频率合成技术的飞跃，被称之为第三代频率合成技术。第三代频率合成技术包括直接数字频率合成技术和DDS技术与锁相环PLL技术结合的混合式频率合成技术。基于锁相环的间接频率合成技术，又称为锁相式频率合成技术，是在四十年代初根据控制理论的线性伺服环路发展起来的。它利用锁相技术实现频率的加、减、乘、除，即把一个或多个基准频率源，

18、通过谐波发生器混频和分频等一系列非线性器件，产生大量的谐波或组合频率，然后用锁相环把压控振荡器的频率锁定在某一组合频率上，由压控振荡器间接产生所需要的频率输出。锁相环是间接频率合成技术中的一个关键部分，它是一个负反馈环路，是一个实现相位自动锁定的控制系统，其输出信号与参考信号相位同步，简称PLL(Phase Locked Loop)。锁相环主要由鉴相器、低通滤波器和压控振荡器三部分组成。鉴相器通过比较压控振荡器的输出信号和参考信号从而产生相位控制信号。相位控制信号通过低通滤波器后直接控制压控振荡器的输出。当输出信号与参考信号相位一致时，锁相环输出信号锁定参考信号，环路进入锁定状态，此时输出信号

19、取得和参考信号一致的频率和相位。当环路已经处于锁定状态时，如果输入参考信号的频率和相位发生变化，通过环路的控制作用，压控振荡器的频率和相位能不断跟踪输入参考信号频率的变化而变化，使环路重新进入锁定状态，这种动态过程称为环路的跟踪过程。直接模拟频率合成方法的优点是频率转换时间短、相位噪声低，但由于采用大量的混频、分频、倍频和滤波等模拟硬件设备，使频率合成器的体积大、成本高、结构复杂、容易产生杂散分量，大多数硬件的非线性影响难于抑制。直接数字频率合成(DDS)的全数字结构给频率合成领域注入了新的活力，但也正是全数字结构，使DDS有两点不足：输出带宽较窄和杂散抑制较差。由于受数字器件工作速度的限制，

20、特别是数/模转换器DAC的限制，使得DDS工作的时钟频率较低，输出带宽窄，很难直接应用于微波频段。杂散是DDS本身所固有的缺点，且随着输出带宽的扩展，杂散将越来越明显地成为限制DDS发展的重要因素。2直接数字频率合成的基本原理2.1频率合成技术的理论基础DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高

21、速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。与大多数的数字信号处理技术一样，DDS的理论基础仍然是Shannon抽样定理。Shannon抽样定理是任何模拟信号数字化的基础，它描述的是一个模拟信号经抽样变成离散值后，可不可以再由这些离散值恢复原始模拟信号的问题。Shannon抽样定理告诉我们，当抽样频率大于或等于模拟信号最大频率的2倍时，就可以由抽样得到的离散信号无失真地恢复出原始信号。在DDS中，这个过程被颠倒过来了。DDS不是对一个模拟信号进行抽样，而是一个抽样过程已经发生且抽样的值也已经量化完成，如何通过某种映射把已经量化的数值送到D/A及后级的LPF重建原始信号的问题。DD

22、S技术产生信号波形原理图如图2.1所示。DDS的工作过程为：在时钟FC的作用下，相位累加器对频率控制字FCW进行线性累加，当相位累加器累积满量时就会产生一次溢出，累加器的溢出频率就是DDS输出的信号频率。相位累加器输出的相位码送至相幅转换器进行转换，当取不同的频率控制字FCW时，相位累加器具有不同的相位增量，这样相幅转换器输出正弦波形的频率就不同，从相幅转换器输出的相位幅度码经过数模转换器(DAC)变换后得到模拟的阶梯波电压，阶梯波电压经低通滤波器平滑后即可得到所需的正弦波信号。根据图2.1可知，DDS的基本结构包括：相位累加器、正弦查询表ROM、数模转换器(DAC)以及附属的低通滤波器、系统

23、时钟等，其中相位累加器和正弦查询表ROM合称为数控振荡器NCO。时钟 频率控制字低通滤波器相位累加器输出数模转换正弦变换DDS000000000001000000001000000000000011001100011001100010011001001100110001001100110101100110011011000101110011001111001100111011000111011001101100110011110000000010001100111001100110101011000110110011001000000000101001110111001010111110011

24、10111111001101111111111111110011011100111011100101011101001110110000000000101100010001101010000011000100000011001000000000000000110010001100010001101010001011000101000000000图2.1 DDS技术产生信号波形原理图图2.2 DDS相位与幅度对应关系图为了更好地理解DDS的工作原理，我们先了解一下DDS相位量化的工作原理。首先将正弦波在一个完整周期内的相位的变化（0之间）用相位圆表示，其相位与幅度一一对应，即相位圆上的每一点均对

25、应输出一个特定的幅度值，这就是相位量化，如图2.2所示。一个N位的相位累加器对应相位圆上个相位点，其相位分辨率为：(2. 1)对应的也有个幅度值，该幅度值存储于正弦查询表(ROM)中，在频率控制字FCW的作用下，相位累加器给出不同的相位码（用其高位地址码）对波形存储器寻址，完成相位幅度的变换，经数模转换器(DAC)变成阶梯正弦波信号，再通过低通滤波器平滑，便得到模拟正弦波输出。由此可以知道对于位数为N的相位累加器，若频率控制字为FCW，则DDS系统输出的信号频率为： (2.2)其中表示相位累加器是N比特的模2加法器，FC是时钟频率。可见，理论上通过设定相位累加器位数N、频率控制字FCW和基准时

26、钟的值，就可产生任意频率的输出。而频率的分辨率（频率最小值）为：(2. 3)由于基准频率一般固定，因此DDS的分辨率就取决于相位累加器的位数，相位累加器的位数越高，其分辨率也就越高。一般情况下，要还原正弦波波形，一个周期至少需要采样4次，因此DDS输出的最高频率为：(2. 4)由此可以看出DDS输出的最高频率由系统的参考频率FC决定。2.2 DDS的误差分析在DDS技术中，为了得到一定的频率分辨率，通常相位控制字的位数取得很大，如果把相位累加器输出的所有位数全部用来查询正弦函数表，那ROM的容量会非常大。由式(2.3)可知，取较大的N值，可以做到极高的频率分辨率，实际中往往取相位累加器的位数N

27、=32甚至48。为了更好的理解相位截断的概念，这里举例说明。我们假设一个8位累加器，只用其中高5位来表示相位信息，低3位被截断，根据式(2. 1)，8位累加器的相位分辨率是1.41()，若只用8位中的高5位来传递相位信息，分辨率将变成11.25()，我们假设累加器的初始值为0，增量为6，经第一次相位累加后，累加器相位值已经到达第6个点8.46 (l.416)的位置。由于后三位被截断，ROM表的相位值还停留在0的位置，因此两个相位之间就产生了8.46的误差。第二次相位累加后，累加器相位值己到12点16.92 (l.4112)的位置，ROM表的相位值还停留在第一点11.25的位置，两相位之间依然存

28、在5.67(16.92-11.25)的相位误差，依次类推相位截断就一直存在。要想减小相位截断误差，只有尽可能的减小查表地址比特位数与相位累加器比特位数的位数差，但是同时会使ROM表变大，成本就会成倍提高，因此往往需要综合考虑。根据正弦函数可知，几乎每一个幅度值都要用无限长的Bit位才能精确的表示，而在实际的DDS中，正弦查询表ROM每个单元字长为DBit位，即正弦信号幅度用DBit的二进制数来表示。一般来说，DDS数模转换器DAC幅度量化位数与ROM单元字长相同，也为DBit，显然用DBit来表示幅度值就必然存在幅度量化误差。幅度量化在大多数情况下，每个相位对应的幅度值都是一个无限长的小数，它

29、并不能在ROM中准确地存储，通常ROM表的宽度越大，其存储的数值就越接近真实值，量化误差也就越小，反之越大。与相位截断误差类似，其结果也相当于周期性地引入了一个量化误差，并且当DDS的系统时钟频率等于正弦波频率的整数倍时，周期性更为明显，因而最终也会带来一定的谐波。减小幅度量化误差的方法就是尽可能的增大ROM表的宽度，但是很大的ROM往往是高成本的。因此需要根据对信号的实际要求适当选择合适的ROM表的宽度。2.3相位累加器相位累加器是DDS最基本的组成部分，用于实现相位的累加并存储其累加结果。若当前相位累加器的值为，经过一个时钟周期后变为，则：(2.5)由式可见，为一等差数列，因此不难得出：(

30、2.6)式中为相位累加器的初始相位值。N比特加法器FCWN bitsN bitsN比特寄存器P bits时钟N bits图2.3 相位累加器的基本结构2.4 正弦查询表ROMDDS正弦查询表ROM所存储的数据是每一个相位所对应的二进制数字正弦幅值，在每一个时钟周期内，相位累加器输出序列的高P位对其进行寻址，最后的输出为该相位相对应的二进制正弦幅值序列。根据图4.1可以看出ROM的存储量为S比特。其中P为相位累加器的输出位数，S为ROM的输出位数。若P=10，S=10可以算出ROM的容量为10=10240比特。P越大，相位分辨率也就越大，也就是说同一频率的周期采样点就多。S越大，DDS输出幅值的

31、分辨率就越大，也就是说幅值量化更细致。P和S值越大DDS输出的效果就越好，但是占用的ROM空间也越大，成本就会成倍提高，所以在设计时往往是根据实际情况选择合适的P值和S值。3低频信号发生器的设计方案研究3.1 设计方案的采用方案一：采用555震荡电路产生波形。为了实现设计要求，可采用555芯片及相关电路差生满足要求的方波，三角波，正弦波，但这种方法产生的波形输出频率范围有限，而且电路参数设置比较的繁琐，而且得到的波形也不是很理想，操作不便。 方案二：基于单片机的低频信号设计设计，利用单片机通过程序设计方法来产生低频信号,其频率底线很低, 具有线路相对简单、结构紧凑、体积小、价格低廉、频率稳定度

32、高、抗干扰能力强、用途广泛等优点。方案三：可以由晶体管、运放IC等通用器件制作，更多的则是用专门的函数信号发生器IC产生。早期的函数信号发生器IC，如L8038、BA205、XR2207/2209等，它们的功能较少，精度不高，频率上限只有300kHz，无法产生更高频率的信号，调节方式也不够灵活，频率和占空比不能独立调节，二者互相影响。综上所述，方案二与方案一和方案三相比较可看出，无论是稳定性，实现的难易程度以及成本等都具有明显的优势，适合本次设计需求，因此本次设计采用方案二完成本次设计。3.2方案原理分析论证在实现一种系统之前，往往需要论证其可行性。经考虑系统涉及到的各个方面，从理论上验证各个

33、方面及综合的可行性。若方案可行才能继续设计，因此要对该设计做出可行性论证。以产生正弦信号为例，它的输出可以用以下式子来描述：(4.1)其中是指该信号发生器的输出信号波形，指输出信号对应的频率，上式的表述对于时间是连续的，用数字逻辑实现该表达式，必须进行离散化处理。用基准时钟clk进行抽样，抽样图如图4.1所示。图4.1令正弦信号的相位。在一个周期内，相位的变化量为：(4.2)为了对进行数字量化，把切割成份，因此，每个clk周期的相位增量可用量化值来表述为：(4.3)且为整数。与联立得：(4.4)这样就可将正弦信号的表达式变为： (4.5)其中，为前一个clk周期相位的相位值。同样可得出：(4.

34、6)由上面的推导可以看出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值；而用于累加的相位增量量化值决定了信号的输出频率，并呈现出简单的线性关系。相位增量量化值其实就是在DDS设计中的频率控制字FCW。DDS合成的信号中除主频谱外，还存在着大量的杂散分量，这些杂散分量主要有三个来源：（1）相位截断误差。为了得到高的频率分辨率，相位累加器位数N一般都取得较大，而在DDS设计中，为了节省波形存储器的容量，希望在不引入过多干扰的情况下尽可能多地截去相位累加器的低有效N-P位。故相位累加器的N位输出中只有高有效P位去寻址只读存储器，这将产生相位截断误差。（2）幅度量化误差。理论上

35、，一个正弦抽样点的幅值需用一个无限长的二进制代码才能精确表示，由于波形存储器ROM的存储量是有限的，因此存放在其中的波形幅度码经过量化后，就产生了有限字长效应，引起波形幅度量化误差。（3）毛刺信号误差。在组合电路中，当逻辑门有两个以上互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象，称为竞争冒险。竞争冒险会使DDS系统出现毛刺，形成毛刺信号误差。3.3主控芯片的方案论证和选择方案一：采用AT89S52单片机，52单片机主要特点有：与MCS-51产品兼容；具有8K字节在系统编程的Flash内部程序存储器；256字节内部RAM；32根可编程I/O线；三个16位定时器/计数器；8个

36、中断源等。但是MCS51系列单片机指令周期长，执行速度慢。方案二：AVR单片机内嵌高质量的Flash程序存储器，单片机的I/O线全部带可设置的上拉电阻、可单独设定为输入/输出、可设定高阻输入、驱动能力强等特性，使的得I/O口资源灵活、功能强大。作为高端产品，其中ATmega16单片机具有丰富的硬件资源和软件资源，性能优异，具有良好的抗干扰性。而且AVR单片机在单一时钟周期内执行功能强大的指令，每MHz可实现阶段MIPS的处理能力，AVR单片机博采众长，又具独特技术，是8位单片机中的佼佼者。综上所述，ATmega16有明显的优势，因此选用ATmega16单片机作为控制核心。ATmega1611

37、有如下特点:16K字节的系统内可编程Flash(具有同时读写的能力，即RWW)，512 字节EEPROM，1K 字节SRAM，32 个通用I/O 口线，32 个通用工作寄存器，用于边界扫描的JTAG 接口，支持片内调试与编程，三个具有比较模式的灵活的定时器/ 计数器(T/C),片内/外中断，可编程串行USART，有起始条件检测器的通用串行接口，8路10位具有可选差分输入级可编程增益(TQFP 封装) 的ADC ，具有片内振荡器的可编程看门狗定时器，一个SPI 串行端口，以及六个可以通过软件进行选择的省电模式。 工作于空闲模式时CPU 停止工作，而USART、两线接口、A/D 转换器、SRAM、

38、T/C、SPI 端口以及中断系统继续工作；掉电模式时晶体振荡器停止振荡，所有功能除了中断和硬件复位之外都停止工作；在省电模式下，异步定时器继续运行，允许用户保持一个时间基准，而其余功能模块处于休眠状态； ADC 噪声抑制模式时终止CPU 和除了异步定时器与ADC 以外所有I/O 模块的工作，以降低ADC 转换时的开关噪声； Standby 模式下只有晶体或谐振振荡器运行，其余功能模块处于休眠状态，使得器件只消耗极少的电流，同时具有快速启动能力；扩展Standby 模式下则允许振荡器和异步定时器继续工作。本芯片是以Atmel 高密度非易失性存储器技术生产的。片内ISP Flash 允许程序存储器

39、通过ISP 串行接口，或者通用编程器进行编程，也可以通过运行于AVR 内核之中的引导程序进行编程。引导程序可以使用任意接口将应用程序下载到应用Flash存储区(Application Flash Memory)。在更新应用Flash存储区时引导Flash区(Boot Flash Memory)的程序继续运行，实现了RWW 操作。 通过将8 位RISC CPU 与系统内可编程的Flash 集成在一个芯片内， ATmega16 成为一个功能强大的单片机，为许多嵌入式控制应用提供了灵活而低成本的解决方案。为了获得最高的性能以及并行性， AVR 采用了Harvard 结构，具有独立的数据和程序总线。程

40、序存储器里的指令通过一级流水线运行。CPU 在执行一条指令的同时读取下一条指令( 在本文称为预取)。这个概念实现了指令的单时钟周期运行。程序存储器是可以在线编程的FLASH。快速访问寄存器文件包括32 个8 位通用工作寄存器，访问时间为一个时钟周期。从而实现了单时钟周期的ALU 操作。在典型的ALU 操作中，两个位于寄存器文件中的操作数同时被访问，然后执行运算，结果再被送回到寄存器文件。整个过程仅需一个时钟周期。寄存器文件里有6 个寄存器可以用作3 个16 位的间接寻址寄存器指针以寻址数据空间，实现高效的地址运算。其中一个指针还可以作为程序存储器查询表的地址指针。这些附加的功能寄存器即为16

41、位的X、Y、Z 寄存器。ALU支持寄存器之间以及寄存器和常数之间的算术和逻辑运算。ALU也可以执行单寄存器操作。运算完成之后状态寄存器的内容得到更新以反映操作结果。程序流程通过有/ 无条件的跳转指令和调用指令来控制，从而直接寻址整个地址空间。大多数指令长度为16 位，亦即每个程序存储器地址都包含一条16 位或32 位的指令。程序存储器空间分为两个区：引导程序区(Boot 区) 和应用程序区。这两个区都有专门的锁定位以实现读和读/ 写保护。用于写应用程序区的SPM 指令必须位于引导程序区。在中断和调用子程序时返回地址的程序计数器(PC) 保存于堆栈之中。堆栈位于通用数据SRAM，因此其深度仅受限

42、于SRAM 的大小。在复位例程里用户首先要初始化堆栈指针SP。这个指针位于I/O 空间，可以进行读写访问。数据SRAM 可以通过5 种不同的寻址模式进行访问。AVR 存储器空间为线性的平面结构。AVR有一个灵活的中断模块。控制寄存器位于I/O空间。状态寄存器里有全局中断使能位。每个中断在中断向量表里都有独立的中断向量。各个中断的优先级与其在中断向量表的位置有关，中断向量地址越低，优先级越高。I/O 存储器空间包含64 个可以直接寻址的地址，作为CPU 外设的控制寄存器、SPI，以及其他I/O 功能。映射到数据空间即为寄存器文件之后的地址0x20 - 0x5F。ALU- 算术逻辑单元AVR AL

43、U 与32 个通用工作寄存器直接相连。寄存器与寄存器之间、寄存器与立即数之间的ALU 运算只需要一个时钟周期。ALU 操作分为3 类：算术、逻辑和位操作。此外还提供了支持无/ 有符号数和分数乘法的乘法器。具体请参见指令集。状态寄存器包含了最近执行的算术指令的结果信息。这些信息可以用来改变程序流程以实现条件操作。如指令集所述，所有ALU 运算都将影响状态寄存器的内容。这样，在许多情况下就不需要专门的比较指令了，从而使系统运行更快速，代码效率更高。在进入中断服务程序时状态寄存器不会自动保存，中断返回时也不会自动恢复。这些工作需要软件来处理。3.4 D/A转换电路的设计数模转换器的作用是将数字信号转

44、变成相应的模拟信号。而实际上由于DAC分辨率有限其输出信号并不能真正地连续可变，所以只能输出一些离散的数值，形成阶梯模拟信号。阶梯波电压经低通滤波器(LPF)平滑后即可得到所需的正弦波信号。DAC0832是CMOS工艺制造的8位D/A转换器，属于8位电流输出型D/A转换器，转换时间为1us，片内带输入数字锁存器。DAC0832与单片机接成数据直接写入方式，当单片机把一个数据写入DAC寄存器时，DAC0832的输出模拟电压信号随之对应变化。利用D/A转换器可以产生各种波形，如方波、三角波、正弦波、锯齿波等以及它们组合产生的复合波形和不规则波形。DAC0832内部结构:芯片内有两级输入寄存器，使D

45、AC0832具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。D/A转换结果采用电流形式输出。要是需要相应的模拟信号，可通过一个高输入阻抗的线性运算放大器实现这个供功能。运放的反馈电阻可通过RFB端引用片内固有电阻，还可以外接。DAC0832由8位输入寄存器、8位DAC寄存器和8位D/A转换电路组成。输入寄存器和DAC寄存器作为双缓冲，因为在CPU数据线直接接到DAC0832的输入端时，数据在输入端保持的时间仅仅是在CPU执行输出指令的瞬间内，输入寄存器可用于保存此瞬间出现的数据。有时，微机控制系统要求同时输出多个模拟量参数，此时对应于每一种

46、参数需要一片DAC0832，每片DAC0832的转换时间相同，就可采用DAC寄存器对CPU分时输入到输入寄存器的各参数在同一时刻开始锁存，进而同时产生各模拟信号。控制信号ILE、用来控制输入寄存器。当ILE为高电平，为低电平，为负脉冲时，在LE产生正脉冲；其中LE为高电平时，输入寄存器的状态随数据输入线状态变化，LE的负跳变将输入数据线上的信息存入输入寄存器。控制信号和用来控制8位A/D转换器。当为低电平，输入负脉冲时，则在LE产生正脉冲；其中LE为高电平时，DAC寄存器的输入与输出的状态一致，LE负跳变，输入寄存器内容存入DAC寄存器。DAC0832的数据输出方式在微机应用系统中,通常使用的

47、是电压信号,DAC0832输出的是电流信号，这就需要由运算放大器组成的电路实现转换。其中有输出电压各自极性固定的单位性输出和在随动系统中输出电压有正负极性的双极性输出两种输出方式。微处理器与DAC0832之间可以不加锁存器，而是利用DAC0832内部锁存器，将CPU通过数据总线直接向DAC0832输出的停留时间很短的数据保存，直至转换结束。DAC0832作为微处理器的一个端口，用地址92H的选通作为和的控制信号，微处理器的写信号直接来控制和。根据对DAC0832的数据锁存器和DAC寄存器的不同的控制方式，DAC0832有三种工作方式：直通方式、单缓冲方式和双缓冲方式。DAC0832引脚功能电路应用原理图DAC0832是采样频率为八位的D/A转换芯片，集成电路内有两级输入寄存器，使DAC0832芯片具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。所以这个芯片的应用很广泛, D/A转换结果采用电流形式输出。若需要相应的模拟电压信号，可通过一个高输入阻抗的线性运算放大器实现。运放的反馈电阻可通过RFB端引用片内固有电阻，也可外接。DAC0832逻辑输入满足TTL电