电工电子课程设计.doc

1、 目 录摘要11 结构设计及方案选择21.1 数字钟的基本原理21.2 数字钟单元电路设计21.2.1 显示电路21.2.2 六十进制计数电路31.2.3 十二进制计数电路51.2.4 振荡电路81.2.5 校时电路81.2.6分频器91.3数字钟的电路92 电路的仿真与调试92.1 仿真软件EWB92.2数字钟单元电路的仿真112.2.1 显示电路的仿真112.2.2 六十进制计数电路的仿真112.2.3 十二进制计数电路的仿真112.2.4 振荡电路的仿真112.3 数字钟电路及校时电路的仿真123 数字钟实物制作124 制作中出现的错误14总结与体会15参考文献16附录17摘要本文就数字

2、钟的基本框架，也即仅由显示电路，时、分、秒计数电路，产生秒脉冲的振荡电路，校时电路组成的数字钟进行设计，并在此基础上对其计数电路、振荡电路、校时电路的结构组成和作用原理进行详细的介绍。之后又介绍了用到的仿真软件，再对电路仿真，验证其正确性，修正发现的错误。在仿真结果都正确后，进行了数字钟实物制作，并归纳了制作中遇到的问题。最后，本文就数字钟设计过程中的心得体会进行了总结。关键词：数字钟，计数器，反馈，仿真多功能数字钟的设计及制作1 结构设计及方案选择1.1 数字钟的基本原理数字钟的逻辑框图如图1所示，它由555集成芯片构成的振荡电路、分频器、计数器、显示电路和校时电路组成。555集成芯片构成的

3、振荡电路产生的信号经过分频器变为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器输入数码管以显示时间。时显示时计数器校时电路振荡器分显示秒显示译码器译码器分计数器秒计数器分频器译码器图1 数字钟的逻辑框图1.2 数字钟单元电路设计数字钟电路虽然是一个整体，但是实现不同功能的电路又可以单独划分出来，称为单元电路。首先设计出各个不同功能的单元电路，再按照数字钟的功能要求将它组合起来，就可以完成数字钟电路的设计。这样一来，可以使得数字钟的设计变得十分简单和有条理。而且实物制作时排除错误也方便的多，在数字钟出错后，只要分析错误的是那一单元电路并对其进行修改就可以了，不必检查全部电路。

4、1.2.1 显示电路由于数字钟只需要显示数字，故显示电路采用七段数码管和与其配套的显示译码器74ls48组成，如图2所示。其中引脚3、4、5必须接高电平才能使译码器正常工作，引脚D、C、B、A为输入端，输入的是一位BCD码，译码器将其翻译成数码管各段的驱动信号以显示数字。 1.2.2 六十进制计数电路方案（1），用74ls90芯片实现60进制：由分频器而来的“秒”脉冲信号，首先送到秒计数器，使得计数器进行累 图2 显示电路加计数时每秒加1。秒计数器应当完成一分钟之内的60秒数目的累加，之后产生进位信号并归零，也就是说秒计数器由0开始，加计数到59，然后由59变为0的同时产生进位信号。这显然为6

5、0进制计数。故秒计数器选用两片74ls90集成芯片，因为74ls90为二、五、十计数器，拥有置0功能，采用反馈归零的方法可以实现2到10任意进制的计数。用一片芯片构成“秒”十位的6进制计数，另一片芯片构成“秒”个位的10进制计数，同时由于计数器叫1发生在脉冲信号的下降沿（由1跳到0的一瞬间），只要将个位的QD接到十位的脉冲输入，就可以使得个位由9跳0时十位加1，实现60进制计数，完成电路。而进位信号使得在秒计数由59跳到00时，“分”计数加1，同上可知，只要将“秒”十位的QC接到“分”计数的个位的脉冲输入端就可以实现这一功能，其接线电路如图3所示。分计数器接受的是“分”脉冲信号，进行累加计数时

6、每分钟加1，且分计数器应当完成一小时内,60分钟数目的累加，之后产生进位信号并归零。由此可以看出分计数器也为60进制计数，除了输入的脉冲信号不同，其原理与秒计数器完全一样，故分计数完全可以套用秒计数的电路，其电路也为图3所示电路。在此电路中计数的主要的元件是二、五、十进制计数器74ls90，当CKB与QA连接时，计数器为十进制计数。QD、QC、QB、QA为输出端，输出的是二进制数，QD为高位，QA为低位；R91和R92为强制置9端，当R91和R92都为高电平时输图3 60进制计数电路1出为1001（二进制数9）；R01和R02为强制置0端，当R01和R02都为高电平时输出为0000（二进制数0

7、）。电路中个位为十进制计数，不需要置0或置9，故R01、R02、R91、R92全接地，以防受到干扰；十位为六进制计数，当计数到5时，在下一个脉冲的作用下进入暂态0101，用反馈归零法，将暂态的两个1（及QC和QA）分别接到R01和R02，使计数器置0，故计数器从5跳到0，实现了六进制计数，同时R91和R92接地，以防受到干扰。方案（2），用74ls393芯片实现60进制：芯片74ls393可看作两个十六进制计数器，故用一个74ls393就可以代替两个74ls90，原理同方案（1）相同，其电路如图4所示。图4 60进制计数电路2电路的分析同上，将十位的C、B通过一个与非门一个非门接到置零端1CL

8、R，实现6进制计数，将个位的D、B同样通过一个与非门一个非门接到置零端2CLR，实现10进制计数。分析上述两个方案可以看到方案（2）更加简洁了，理应选择方案（2）。但是考虑到本人是时初次设计电路，并将制作实物，而方案（1）的电路可以细分成两个更小的单元电路，六进制和十进制电路，更易排查错误，故最终选择方案（1）。1.2.3 十二进制计数电路方案A，“12翻1”的12进制电路“12翻一”小时计数器是按照“010203111201”的规律计数的，这与平时所用的电子钟一样。要实现“12翻1”的计数，计数的状态要发生两次特殊的跳跃。其一，在计数到09后，跳跃到10，即十位由0跳到1，个位由9跳到0；其

9、二，计数到12后，跳跃到01，即十位由1跳到0，个位由9跳到1。图5 12进制计数电路可以看到十位为二进制，需要强制清0，可选用选用D触发器74ls74代替计数器；个位需要强制置1，且为十进制计数，故选择十进制计数器74ls192，因为74ls192有置数功能，所置的数可以在0到9内任意定义，其电路如图5所示。D触发器只有在脉冲信号的上升沿（由0跳为1的一瞬间）输出才会变化，其它情况是输出保持不变。计数器74ls192输出QD、QC、QB、QA为二进制数，故此电路中将1D接高电平，并将计数器的输出QD经非门反向后接到D触发器的脉冲输入端1CLK，则当计数器由1001（二进制数9）跳到0000（

10、二进制数0）时，1CLK由0跳到1，使D触发器输出1Q=1D=1（初始时1Q=0），实现了由09到10的跳跃。另一方面，计数器有置数功能，当LOAD=0时，QD=D、QC=C、QB=B、QA=A，因为需要置1，故令D=C=B=0（接地），A=1（接高电平）；D触发器有强制置0功能，当ICLR=0时，1Q强制为0（置1端1PRE=1，防干扰）。当计数到12时，D触发器和计数器在下一个脉冲的作用下，进入暂态1,0011，于是将三个1（1Q、QB和QA）通过三输入与非门（图中的三输入与非门是由两个二输入与非门和一个非门构成的）接到LOAD和ICLR，此时LOAD=0，计数器置1，ICLR=0，D触发

11、器置0，实现12到01的跳跃。方案B，“11翻0”的12进制计数电路“11翻0”分计数电路如图6所示。其实最开始设计的十二进制电路就是“11翻0”的。原因是由于“11翻0”的十二进制电路与上文的60进制计数电路的设计思路一脉相承，都是用到两个74ls90芯片，设计比较简单。然而在“11翻0”的电路设计方案完成之后，才发现但是其设计本身是没有错误的，也可以用于小时的显示，故将其列出，以供图6 12进制计数电路2参考。图中将个位的输出QD接到十位的脉冲输入端，则只有在各位由9跳到0时十位的输入端才产生一个下降沿，使得十位进1，就实现了09到10的跳跃。同时，当计数到11后，在脉冲作用下进入暂态00

12、01,0010（即12），将其中一个1接到两个R01上，另一个1接到两个R02上，使两个计数器同时归0，实现11到0的跳跃。1.2.4 振荡电路振荡电路主要元件是555定时器，其接线电路如图7所示。振荡电路的周期计算公式为：令C1=47uF，C2=0.01uF，R1=R2=10 k Ohm，T=1s,计算得R=696 Ohm。元件中C2的作用是防干扰，使输出的脉冲比较稳定。图7 振荡电路1.2.5 校时电路校时电路的主要功能是在时钟显示错误时手动调节时间显示，以校正时间。本课程设计实现“时”校正和“分”校正，对校时电路的要求是：在小时校正是不影响分和秒的正常计数，在分校正时不影响秒和小时的正常

13、计数。其中“分”校时电路如图8所示。此电路中由两个与非门构成RC触发器，防止开关断开与闭合时出现抖动，校图8 校时电路正信号输入端通过一个开关K与高电平相连，当开关K反复断开、闭合是就会产进位信号输入校正信号输入输出生脉冲信号，单刀双掷开关F的作用是通过其掷向不同端，控制输出的是校正信号还是进位信号。“时”校时电路与分校时电路一样，也如图8。1.2.6分频器分频器就是计数器，比如60进制计数器就可以把600HZ的脉冲信号分成10HZ。当振荡电路产生的脉冲频率大于1HZ时需要用到分频器将其分成1HZ。但是本电路中，振荡电路产生的脉冲是1HZ的，故不需要用到分频器。1.3数字钟的电路如前文所述，只

14、要将各单元电路按照数字钟的逻辑框图进行连接，就可以完成数字钟的整体电路的设计工作，得到数字钟的电路图，其电路如图9所示。2 电路的仿真与调试电路的设计工作已经完成，但是不经过测试就无法判断它是否正确，能否实现我们预想的功能。然而直接实物连线来测试又十分的麻烦而且浪费，因为实物连线是焊接的，拆线十分麻烦，并容易弄坏元件引脚和导线，而且实物元件本身就有可能是坏的，从而影响判断。电路仿真就可以解决这些问题，用于测试电路十分方便。2.1 仿真软件EWB电子工作平台Electronics Workbench(EWB)软件是加拿大Interactive Image 图9 数字钟的电路图Technologi

15、es公司于八十年代末、九十年代初推出的用于电子电路仿真的虚拟电子工作平台软件，它具有这样一些特点：（1）EWB软件提供各种虚拟仪器，如：示波器，万用表，函数发生器而且仪器的控制面板外形和操作方法与实物相似，可以实时显示测量结果。（2）EWB软件带有丰富的电路元件库，常用的电子元件都可以在上找到。（3）作为设计工具，它可以同其它流行的电路分析、设计软件和制板软件交换数据。（4）EWB还是一个优秀的电子技术训练工具，利用它提供的虚拟仪器可以比实验室中更灵活的方式进行电路实验，仿真电路的实际运行情况，熟悉常用电子仪器测量方法。在众多的仿真软件中，EWB软件以其强大的仿真设计应用功能，在各高校电信类专

16、业电子电路分仿真和设计中得到了较为广泛的应用。EWB软件及其相关的应用对提高学生的仿真设计能力，更新设计理念有较大的好处和帮助。本次设计主要是利用EWB来仿真数字钟电路，验证数字钟电路的正确性，并在发现错误的情况下，利用EWB软件修正电路，以确保用实物来制作数字钟能一次性成功。2.2数字钟单元电路的仿真2.2.1 显示电路的仿真从元件库中选择译码器74ls48和七段数码管，按照图2接线。按下窗口右上角开关开始仿真，之后从输入端D、C、B、A依次输入二进制数1、2、39看数码管是否显示对应数值，如果是则电路正确。仿真发现，数码区能显示对应数值，故显示电路正确。2.2.2 六十进制计数电路的仿真从

17、选择两个计数器74ls90，一个脉冲信号源，并复制两个显示电路，按图3接线，进位信号不接，并在脉冲输入端接1HZ脉冲信号。按下右上角开关，开始仿真，发现计数电路开始计数，计数规律是“00010203585900”故计数电路正确。2.2.3 十二进制计数电路的仿真从元件库中选择一个D触发器74ls74，一个计数器74ls192，一个脉冲电源，复制两个显示电路，按图5接线，同理，进位信号不接，在脉冲输入端接1HZ脉冲信号。按下开关开始仿真，其实，最开始时图5的计数电路的置1端1PRE没有接高电平，仿真时发现计数电路的显示总是在11和12之间跳动，也就是说在计数到12时，在脉冲的作用下个位跳“1”，

18、但十位没有跳“0”。由此发现错误是D触发器无法强制置0。仔细研究D触发器功能后，发现D触发器不仅有置0端，还有置1端，都是低电平置数（0或1），高电平不置数。一般情况下，引脚不接线时可以看作是高电平，因此我忽略了置1端，没有将其接高电平，因此有可能是置1端受到干扰，使D触发器无法置0。在将置1端1PRE接高电平后，再次仿真，发现计数器计数规律为“010203111201”，因此计数电路正确。2.2.4 振荡电路的仿真从元件库中选择一个555定时器，两个电阻，一个滑动变阻器，两个电容，按图7接线，脉冲输出端接六十进制脉冲输入端。开始仿真后，发现计数器正常计数，且约每秒跳一次，故振荡电路正确。2.

19、3 数字钟电路及校时电路的仿真校时电路单独仿真时看不出其正确与否，故放到数字钟电路中仿真。按图8将校时电路接好后，将其与之前仿真的单元电路一起按照图9接好数字钟电路，开始仿真。图中“分”校时的开关为F，由键盘上的“K”健控制，“时”校时的开关为S,有“S”健控制，校正输入的开关为Space，由空格健控制。“分”校时的方法是：按一下F健，开始校时，然后每按两下空格健，“分”显示就会加1，在按一下F健停止校时，这是无论怎样按空格健，“分”显示不会变化。“时”校时的方法同上，不过要将F健还成S健。按照上述方法检验校时电路，发现效果与预期的一样，故校时电路正确。数字钟整体电路的检验方法就是开始仿真后，

20、看其能否正确显示时间，但是在脉冲为1HZ的情况下太慢了，要等一个小时，而且EWB软件也不支持如此长时间的仿真。另一方面由于数字钟的单元电路都已经仿真而且电路正确，数字钟电路需要检验的只有进位信号。因此，分别将脉冲信号接到“秒”计数和“分”计数的脉冲信号输入端，看显示从59跳到01时上一级（分或时）显示是否加1，如果是，则数字钟电路正确。3 数字钟实物制作数字钟所需的元件如附录的表1，处此之外还需要足够数量的导线和一个电路板用来固定元件。（1）首先将六个显示电路按图2连接起来，需要注意的是七段数码管的实物连线有两个引脚3、8需要接地。数码管的引脚图如图10所示。引脚的排列循序是：从正面看，左下角

21、是1，按逆时针方向旋转依次为1、2、310. 在显示电路接好后，需要验证其正确性。具体的方法是，依次将译码器的输入端D，DC，DCB接地，如果数码管显示依次为7，3，1则显示电路连接正 图10 数码区引脚图确。因为引脚悬空是相当于高电平，上述接法相当于依次输入0111、0011、0001，故显示7、3、1代表显示电路正确。（2）在确认显示电路已正确的连接好的情况下再接振荡电路。这是由于计数电路只有在有脉冲的情况才能验证其正确性，故要先接脉冲电路。按照图7连接振荡电路，其中555芯片的正面有一个很容易就可以看到的圆点，将圆点所在的角置于左下角，这左下角的第一个引脚为1，按逆时针方向旋转，引脚依次

22、为1、2、38，图中的555芯片引脚与实物一致，左上角为1。电容有正负之分，接地的为负极。接好电路后，用万用表测量输出的电压，如果电压值在两个数值间跳动，且数值一高一地，则电路正确。（3）在脉冲电路连接好后，在依次连接时、分、秒计时电路，且每个电路连接好了以后都要将脉冲信号接入其信号输入端，检查电路是否正常，在其正确的情况下再接下一个电路。每一个集成芯片的一端都要一个凹槽，将其放在左边，则左下角的引脚为1，按逆时针方向旋转，引脚依次为1、2、3（4）将以上的单元电路按照数字钟的总图连接起来，并在此过程中接好校时电路，按照与仿真时一样的方法检验校时电路与总电路是否正确。在连接电路过程中要在光源充

23、足，但不刺眼的地方，而且注意力要集中，确保接线正确，这是由于芯片的引脚十分密集，很容易看错。而且即使在接线正确的情况下也有时得不到正确的结果，所有在电路出错，但接线检查不出错误时，就需要检查一下接口是否牢固，导线能否导通，元件是否正常。其实在接线之前就应检查一下所有的元件和导线是否出现问题，当时由于新买的元件和导线很少出现问题，而且工作量有是否大，故没有如此做。而是在所接电路出错，且总是找不到错误的情况下，才检查元件、导线。4 制作中出现的错误在本此实物连线中本人主要出现三个比较大的为题。其一，在接好显示电路后，检查的过程中，数码管始终没有反应，完全不亮，检查电路也没有问题，在下定决心要将所有

24、元件、导线排查一遍时，才忽然想到可能是电源有问题，最后检查出是电源接口没连好，在修正之后，电路马上恢复。其二，脉冲电路始终出不来，将电路检查了七八遍都没找到错误所在，最后将脉冲电路用到的所有元件和导线都用万用表检查了一遍，发现时555定时器有问题，在换了一个555定时器后在连线，马上得到正确结果。其三，计数电路时好时坏，判断出可能是导线接触不良，于是将导线接口全部加固一遍后，才排除故障。总结与体会虽然本人学习了电路基础、模拟电子技术基础、数字电子技术基础等几门课程，对电子计数用一些了解，但都是纸上谈兵，很少接触实物。而通过这次数字钟的课程设计，这才把学到的知识与实践结合起来，并从中对所学的知识

25、用了更进一步的了解。在为期两周的课程设计中，本人熟悉了芯片的工作原理和其具体的使用方法，更要的是锻炼和提高了自己独立思考并解决问题的能力，养成了多问问题，多查质料的习惯。虽然这只是一次十分简单的课程设计，但是通过它，我们仍然可以了解课程到课程设计的一般方法和步骤，以及设计中要注意的事项。设计本身也许意义不大，但是设计的过程中设计者本身展现出来的，对待问题的态度和处理问题的能力却是十分重要的。因此，无论能力高低与否，课程设计一定要亲力亲为：对于设计的每一个环节都要认真思考；对电路中个部分的功能是如何实现的，各个芯片能够完成怎样的功能，使用芯片要注意什么都要深入了解。而在用电脑上制作文档的过程中，

26、虽然犯了许许多多的错误，但在纠正这些错误的过程中，我对办公软件有了深入的了解，已经能够十分熟练的运用办公软件。参考文献1伍时和，数字电子技术基础，清华大学出版社，20082崔建明，电工电子EDA仿真技术，高等教育出版社，20053贾立新，数字电路，电子工业出版社，20114 忽略此处:/5 忽略此处:/附录表1 数字钟所需元件名称型号规格数量七段数码管KEM-50126显示译码器74ls486计数器74ls904计数器74ls1921D触发器74ls741555定时器CB5551与非门与门或门非门电阻滑动变阻器电容电容74ls0074ls0874ls3274ls0410k1k0.01uF47uF21112111 18