时序逻辑电路复习.ppt

1、 时序逻辑电路复习时序逻辑电路复习主要内容主要内容v锁存器和触发器锁存器和触发器v时序逻辑电路分析时序逻辑电路分析v时序逻辑电路设计时序逻辑电路设计v计数器计数器 寄存器和移位寄存器寄存器和移位寄存器锁存器与触发器锁存器与触发器n锁存器和触发器锁存器和触发器 电平有效电平有效和和边沿有效边沿有效的区别的区别n按照逻辑功能的不同特点，通常可分为按照逻辑功能的不同特点，通常可分为nS-R触发器（锁存器）触发器（锁存器）nD触发器（锁存器）触发器（锁存器）nJ-K触发器触发器nT触发器触发器每种触发器的每种触发器的功能表功能表特征方程特征方程状态图状态图锁存器和触发器锁存器和触发器思路：思路：n锁存

2、器、还是触发器？锁存器、还是触发器？n什么类型的触发器？（什么类型的触发器？（S-R、J-K、D、T）n边沿触发？延迟输出？边沿触发？延迟输出？n上升沿有效？下降沿有效？上升沿有效？下降沿有效？要求：要求：n正确写出特征方程正确写出特征方程状态转换方程状态转换方程n会画时序图会画时序图n根据已有的触发器设计需要的触发器根据已有的触发器设计需要的触发器S-R触发器（锁存器）触发器（锁存器）SCRQQ时钟时钟S-R锁存器锁存器0 00 11 01 1S R维持维持清清 0置置 10*Q功功 能能 表表0 00 11 01 1S R维持维持清清 0置置 11*Q功功 能能 表表主从主从S-R触发器触

3、发器SCRQQ1 11 00 10 0SL RL维持维持清清 0置置 11*Q0 1*0基本基本S-R锁存器锁存器S QR Q（或非门）（或非门）S QR Q（与非门）（与非门）S-R触发器（锁存器）触发器（锁存器）0 00 11 01 1S R维持维持01 1*Q 功能表功能表状态图状态图01S=1,R=0S=0,R=1S=XR=0S=0R=X特征方程特征方程Q*=S+RQSR=0（约束条件）约束条件）J-K触发器触发器0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1J K01001110QnQn+1状态转移真值表状态转移真值表维持维持清清0置置1翻转翻转00

4、01111001 00 01 11 10QnJKQn+1特征方程特征方程Q*=JQ+KQJ-K触发器触发器0 00 11 01 1J K维持维持清清 0置置 1翻转翻转Q*功能表功能表特征方程特征方程Q*=JQ+KQ状态图状态图01J=1,K=XJ=X,K=1J=XK=0J=0K=X状态图状态图D触发器（锁存器）触发器（锁存器）特征方程：特征方程：Q*=D01D=1D=0D=1D=0有使能端的有使能端的D触发器：触发器：Q*=END+ENQ T触发器触发器 特征方程：特征方程：Q*=TQ+TQ T QCP Q时序逻辑电路的分析时序逻辑电路的分析逻逻辑辑电电路路输输出出方方程程激激励励方方程程状

5、状态态图图状状态态表表状状态态方方程程描述功能描述功能时序图时序图Y=X Q2 Q1 J1=(X Q2)K1=(X Q2)J2=X Q1K2=(X Q1)1、Excitation equations2、Output equationCPXYJ QCLK K Q&J QCLK K Q&FF1FF2=X+Q2Example:ClockedSynchronousStateMachineAnalysis(J_KFlip-Flop)3、Transition equations J-K Flip-flop：Q*=JQ+KQ Q1*=J1 Q1+K1 Q1=(X+Q2)Q1+X Q2 Q1=Q2Q1+XQ1

6、+XQ2Q1=X Q1 Q2+X Q1 Q2 Q2*=J2 Q2+K2 Q2Y=X Q2 Q1 J1=(X Q2)K1=(X Q2)J2=X Q1K2=(X Q1)1、Excitation equations2、Output equation=X+Q24、Transition/output tableQ1*=Q2Q1+XQ1+XQ2Q1 Q2*=X Q1 Q2+X Q1 Q2 Y=X Q2 Q1001011100110000000000001状态转换表状态转换表 X Q2 Q1 Q2*Q1*Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1S0 00 11 01

7、 1X0 100,010,011,000,001,001,001,000,1Q2*Q1*,YQ2Q1X Q2 Q1+X Q2 Q1 001/00/05、state diagramS0 00 11 01 1X0 100,010,011,000,001,001,001,000,1Q2*Q1*,YQ2Q1011/01/0100/0110/00/01/1X/Y状态状态0000：开始判断：开始判断状态状态0101：输入一个：输入一个1 1状态状态1010：连续输入：连续输入1010状态状态1111：连续输入：连续输入100100逻辑功能：逻辑功能：10011001序列检测器序列检测器输入端连续输入输入端

8、连续输入10011001时，输出时，输出1 1X:0100100111001100100Y:0000100000001000100时序逻辑电路设计时序逻辑电路设计最简状态表 命题原始状态图编码状态表导出激励输出方程画逻辑图状态化简状态分配给定状态的设计问题1、State/Outputtable用用A表示输入数据；用表示输入数据；用Z表示检测结果。表示检测结果。开始，等待第一个开始，等待第一个1 STASTA/0A1/0A上捕获一个上捕获一个1 A1STA/0 A11/0A上连续捕获上连续捕获11 A11OK/1A11/0A上连续捕获上连续捕获110 OKSTA/0A1/0设计一个设计一个110

9、串行数据检测器串行数据检测器状态状态SA0 1S*/Z电路检测到输入连续出现电路检测到输入连续出现110时，输出为时，输出为1MealyMealy机机1、State/OutputtableSTASTA/0A1/0A1STA/0 A11/0A11OK/1A11/0OKSTA/0A1/0状态状态SA0 1S*/Z2、StateMinimization识别识别等效状态等效状态 ，如果两个状态，如果两个状态 对于所有输入组合产生相同的输出对于所有输入组合产生相同的输出 对于每种输入组合具有相同或等效的下一状态对于每种输入组合具有相同或等效的下一状态STA/1S*/ZSTA/0STAA1/03、Stat

10、eAssignment0001100001110001100Q1Q00001111001A01000ddZ00/0Q1Q00001111001A00/000/101/0 10/010/0dd/ddd/d4、StateEquationsandOutputEquationsSTASTA/0A1/0A1STA/0 A11/0A11STA/1 A11/0状态状态SA0 1S*/Z0000/001/00100/010/01000/110/0Q1Q0A0 1Q1*Q0*/Z00/0Q1Q00001111001A00/000/101/0 10/010/0dd/ddd/d4、StateEquationsand

11、OutputEquations0Q1Q00001111001A01000ddZZ=AQ10Q1Q00001111001A00011ddQ1*Q1*=AQ1+AQ00Q1Q00001111001A00100ddQ0*Q0*=AQ1Q0选择选择D触发器触发器5、ExcitationEquationsQ1*=AQ1+AQ0Q0*=AQ1Q0D1=AQ1+AQ0D0=AQ1Q0选择选择J-K触发器触发器Q*=JQ+KQ=(AQ1)Q0+1Q0=AQ1+AQ0(Q1+Q1)=AQ1+AQ0 Q1+AQ0Q1=AQ1+AQ0Q1 J1=AQ0K1=AJ0=AQ1K0=16、ChecktheCircuitS

12、elf-Startup(检查电路的自启动性检查电路的自启动性)当电路进入无效状态当电路进入无效状态11后，后，A=0时，时，该电路是自启动的该电路是自启动的Z=AQ1Q1*=AQ1+AQ0Q0*=AQ1Q07、DrawaLogicDiagram(画逻辑电路图画逻辑电路图)（略）（略）下一状态为下一状态为 00A=1时，时，下一状态为下一状态为 101/0110/1000/0011/00/0101/01/00/1状态表状态表如果设计成如果设计成Moore型？型？用用A表示输入数据；用表示输入数据；用Z表示检测结果。表示检测结果。电路检测到输入连续出现电路检测到输入连续出现110时，输出为时，输出

13、为11、得到状态转换表、得到状态转换表开始，等待第一个开始，等待第一个1 STASTAA1A上捕获一个上捕获一个1 A1STAA11A上连续捕获上连续捕获11 A11OKA11A上连续捕获上连续捕获110 OKSTAA1状态状态SA0 1S*MooreMoore机机z0001对比对比(Merely)：STASTA/0A1/0A1STA/0 A11/0A11OK/1A11/0OKSTA/0A1/0状态状态SA0 1S*/ZSTA/1S*/ZSTA/0STAA1/0思考：思考：同同样样的的状状态态机机电电路路设设计计，Merely型型电电路路需需要要的的状状态态数数可可能能多多些些，还还是是Moo

14、re型型电电路路需需要要的的状态数可能多些？状态数可能多些？计数器计数器n能够设计任意进制的计数器能够设计任意进制的计数器n基本的时序逻辑电路基本的时序逻辑电路n基于基于MSI计数器（计数器（74163）的设计）的设计n清零法清零法n置数法置数法n基于基于MSI计数器（计数器（74163）的分析）的分析74x163的功能表的功能表01111CLK工作状态工作状态同步清零同步清零同步置数同步置数保持保持保持保持,RCO=0计数计数CLR_L LD_L ENP ENT0111 0 1 0 1 1移位寄存器移位寄存器74194 CLKCLRS1S0LIND QDC QCB QBA QARIN74x1

15、94S1 S0 功能功能0 0 保持保持0 1 右移右移1 0 左移左移1 1 载入载入左移输入左移输入右移输入右移输入移位寄存器计数器移位寄存器计数器D0=F(Q0,Q1,Qn-1)反反 馈馈 逻逻 辑辑D Q CK QD Q CK QD Q CK QD Q CK QCLKFF0FF1FF2FF3一般结构：一般结构：n难点：移位寄存器设计序列信号发生器？难点：移位寄存器设计序列信号发生器？n序列的长度？序列的长度？移位寄存器中触发器的个数移位寄存器中触发器的个数（触发器状态变量数）（触发器状态变量数）n结合序列信号和移位寄存器的特点结合序列信号和移位寄存器的特点构造状态转移表构造状态转移表（

16、不能有重复状态）（不能有重复状态）n卡诺图化简，求出移位寄存器的反馈逻辑电路卡诺图化简，求出移位寄存器的反馈逻辑电路n分析图示的序列信号发生器分析图示的序列信号发生器|反馈信号的逻辑表达式：反馈信号的逻辑表达式：n分析和说明。状态转移表显示了电路有分析和说明。状态转移表显示了电路有7个状态个状态构成循环。这个序列信号发生器的特性是：构成循环。这个序列信号发生器的特性是：n序列的长度等于序列的长度等于7。序列码是。序列码是1110100。不能自。不能自启动。启动。状态转移表状态转移表n设计一个序列信号发生器，产生序列设计一个序列信号发生器，产生序列1010010100。n序列长度是序列长度是5（

17、10100），最小触发器数目是），最小触发器数目是3。n对序列信号每对序列信号每3位一组取信号，每取一组移一位，位一组取信号，每取一组移一位，共取共取5组：组：101、010、100、001、010。出。出现了两次现了两次010。说明。说明k=3不能满足设计要求。再不能满足设计要求。再取取k=4。重新按重新按4位一组取信号，也取位一组取信号，也取5组：组：1010、0100、1001、0010、0101。没有重。没有重复，确定复，确定k=4。n作作D0的卡诺图：的卡诺图：状态转移表状态转移表n检查自启动。检查自启动。电路可以自启动。电路可以自启动。逻辑图为：逻辑图为：概念要清楚！概念要清楚！n

18、组合电路组合电路时序电路？时序电路？n锁存器锁存器触发器？触发器？n边沿触发边沿触发延迟输出？延迟输出？nMerely型型Moore型？型？n环形计数器环形计数器扭环计数器？扭环计数器？n 复习基础复习基础举例分析举例分析n若若JK触发器原态为触发器原态为“1”，控制输入，控制输入J=1，K=0，当有效时钟作用后当有效时钟作用后Q（t+1）=（？）n要使要使D D触发器按触发器按Q*Q*Q Q工作，则工作，则D D触发器的输入触发器的输入D=（？）（？）举例分析举例分析nMealy型电路的输出型电路的输出（）。）。a)仅与当时的输入有关仅与当时的输入有关b)仅与当时的状态有关仅与当时的状态有关

19、c)与当时的输入及状态都有关与当时的输入及状态都有关d)与当时的输入及状态都无关与当时的输入及状态都无关n实现同一功能的实现同一功能的Mealy型同步时序电路比型同步时序电路比Moore型型同步时序电路所需要的（同步时序电路所需要的（）。）。A.状态数目更多状态数目更多B.状态数目更少状态数目更少C.触发器触发器更多更多D.触发器更少触发器更少举例分析举例分析n60进制计数器输出端至少有（进制计数器输出端至少有（）个计）个计数输出端数输出端n用移位寄存器产生用移位寄存器产生1101010序列，至少序列，至少需要（需要（）位的移位寄存器）位的移位寄存器举例分析举例分析n74X163的的RCO输出

20、有效条件是：仅当输出有效条件是：仅当使能信号（使能信号（）有效，并且计数器的状有效，并且计数器的状态是态是15。nn级环形计数器的状态转换图中无效状态级环形计数器的状态转换图中无效状态有（有（）个个 nn级扭环计数器的状态转换图中无效状态级扭环计数器的状态转换图中无效状态有（有（）个个举例分析举例分析n已知某时序电路的转移方程和输出方程如下，已知某时序电路的转移方程和输出方程如下，请画出与输入波形对应的输出请画出与输入波形对应的输出Y的波形图的波形图（设起始状态为（设起始状态为Q1,Q0=00，时钟上升沿有效时钟上升沿有效）。转移方程：转移方程：Q0*=Q0A+Q0AQ1*=Q1A+Q1Q0A

21、+Q1Q0A输出方程输出方程:Y=Q1Q0A举例分析举例分析n分析下图中的时钟同步状态机。分析下图中的时钟同步状态机。1、写写出出激激励励方方程程（excitationequations）、输输出出 方方 程程（output equation）、转转 移移 表表（transition table），以以及及状状态态/输输出出表表（state/outputtable）。（状状 态态 Q1Q2=0011使用状态名使用状态名AD）。）。2、假设机器的起始状态为、假设机器的起始状态为00，请写出当输入，请写出当输入X=110010001时的输出序列时的输出序列Z。举例分析举例分析nTodesignas

22、equencegeneratorwithDflip-flopsandsomelogicgates.Itcanproduceaperiodsequence“110010”bythecontrolofclocksignalCP,andthiscircuitshouldhasself-correctionfunction(minimalrisk),drawthelogiccircuit举例分析举例分析nTodesignasequencedetector.itsoutputis1ifandonlyifinput sequenceis“101”forthreeconsecutive clocks，oth

23、erwise，output is0.thiscircuitshouldbeself-correcting(minimalrisk).（input overlapping isnt allowed,andlogiccircuitisnotnecessary）。）。example：inputs:110101001101110outputs:000100000001000举例分析举例分析n一一个个MEALY型型序序列列检检测测器器，当当且且仅仅当当输输入入X是是010或或101时时，输输出出Z为为1。允允许许重重叠叠。当当开开始始启启动动时时，它它在在初初态态A（另另外外还还有有四四个个状状态态）。

24、写出状态表或状态图。写出状态表或状态图。n比如：比如：nX：0010010100110110100nZ：0001001110000100110融会贯通融会贯通 举一反三举一反三n指定计数序列的计数器设计指定计数序列的计数器设计如如 模模14的计数器：的计数器：1 2 3 4 5 6 7 8 9 10 11 12 13 15 1 2 3 n计数器和多路复用器序列信号发生器计数器和多路复用器序列信号发生器如如 产生序列产生序列1001101010010？n移位寄存器序列信号发生器、序列检测器移位寄存器序列信号发生器、序列检测器如如 移位寄存器生成序列移位寄存器生成序列 100111？融会贯通融会贯

25、通 举一反三举一反三n你会分析吗？你会分析吗？Memory内容内容n存储器（存储器（ROM,RAM）的基本工作原理的基本工作原理和结构；和结构；定义、结构、分类定义、结构、分类wordline,dataline容量的表示容量的表示n存储器（存储器（ROM,RAM）的应用的应用级联扩展：级联扩展：位扩展、字扩展位扩展、字扩展举例分析举例分析nA 256*4bits ROM can be used to accomplish combinational logic functions with inputs nAn EPROM with 18 address input lines,It has address units n为为构构成成4096 8的的RAM，需需要要（）片片1024 2的的RAM A/D、D/AnDAC的功能是将（的功能是将（）输入成正比地转）输入成正比地转换成模拟输出。换成模拟输出。n一个一个8位数模转换器（位数模转换器（DAC）的最小输出电）的最小输出电压增量为压增量为0.02v，当输入代码为，当输入代码为11011110时，输出电压时，输出电压Vo（）V