四位数字的电子锁电路数电课程设计.wps
《四位数字的电子锁电路数电课程设计.wps》由会员分享,可在线阅读,更多相关《四位数字的电子锁电路数电课程设计.wps(16页珍藏版)》请在沃文网上搜索。
1、1 四位数字的电子锁电路设计 四位数字的电子锁电路设计1 四位数字的电子锁设计1 四位数字的电子锁设计1.1 电路原理系统框图 图 1 电路原理框图1.2 方案的比较1.2.1 方案一总电路图:图 2 方案一总电路图储存装置(四位上升沿 D 触发器)输入装置(数字开关及译码器)密 码 移 位 装 置(移位寄存器)密码检测装置(比较器及储存器)开锁及报警装置2原理说明:由数字开关与译码器输入密码,按键输入触发接成环形计数器的移位寄存器,计数器记录密码输入个数来和控制各锁存器时钟端来使显示稳定,四位锁存器时钟开关按下,74LS175 存储密码,之后 4 个锁存器依次检测四个等于信号的输出,若依次为
2、一,则正确,否则错误。计数器控制一次输入密码个数最多为四,超过则错误。密码比较使用 74LS85 四位数值比较器级联,只能依次输入正确密码触发74ls74 给信号输出正确密匙,输出结果驱动由传输门控制密码子正确是的开锁显示,正确密码则 led 灯亮解锁,反之蜂鸣器发出警报.1.1.2 方案二总原理图:图 3 方案二的总电路图原理说明:如上电路图所示,由数字开关与译码器输入密码,分配器和锁存器分配数据显示在数码管上,计数器记录密码输入个数来控制数据分配和控制各锁存器时钟端来使显示稳定,四位锁存器时钟开关按下,74LS175存储当前,密码比较使用374LS85四位数值比较器级联,输出结果驱动由传输
3、门控制密码子正确是的开锁显示,以及密码错误的蜂鸣器报警。1.3方案的选择两个方案相同之处:使用了编码器及反相器作为密码输入部分,用与非门进行电路输入错误信号是的封锁,密码检测部分都用了 74ls85 比较器用来对二次密码的检测和比较。两方案制作都需要一定量芯片,制作成本较高;不同之处:方案一具备完备功能,满足实验全部要求,线路中用了网络标号做线路连接,使电路图简单美观,输入部分用了移位寄存器对输入信号移位已输入四位密码;方案二初步功能虽具备,但电路封锁后仍可改变末尾密码,有弊端,且整个电路图接线复杂,难制作出实物,用的是数据分配器对输入密码进行分配,74ls175 对信号进行多次储存,计算复杂
4、。综合比较两方案,选择方案一为佳。2 整体设计方案的分析2 整体设计方案的分析2.1 输入单元电路电路图示:图 4 输入单元电路图4原理说明:信号输入数 J1 开关,经 74ls147 编码器及反相器向储存器传输转化为二进制数,同时有方向加载个八位与非门及 74ls194 移位寄存器进行封锁及移位,74ls161 计数器计数对数字输入信号进行计数,开关 space 对寄存器预置数,初始值为 1000,开关 w 打开切断寄存器清除端低电平,输出低电平,不进行数字移位而由检测装置移位检测。74LS147 引脚图及功能表:图 5 74ls147 引脚图管脚图:引出端符号:19 编码输入端(低电平有效
5、)ABCD 编码输出端(低电平有效)表 1 4ls147 功能表 功能说明:74LS147 优先编码器有 9 个输入端和 4 个输出端。某个输入端为 0,代表输入某一个十进制数。当 9 个输入端全为 1 时,代表输入的是十进制数 0。4 个输出端反映输入十进制数的 BCD 码编码输出。74LS147 优先编码器的输入端和输出端都是低电平有效,即当某一个输入端低电平 05时,4 个输出端就以低电平 0 的输出其对应的 8421 BCD 编码。当 9 个输入全为 1 时,4个输入出也全为 1,代表输入十进制数 0 的 8421 BCD 编码输出。74ls194 引脚图及功能表:图 6 74ls19
6、4 引脚图 表 2 74ls194 功能表 功能说明:当清除端(CLEAR)为低电平时,输出端(QAQD)均为低电平。当工作方式控制端(S0、S1)均为高电平时,在时钟(CLOCK)上升沿作用下,并行数据(AD)被送入相应的输出端 QAQD。此时串行数据(DSR、DSL)被禁止。当 S0 为高电平、S1 为低电平时,在 CLOC 上升沿作用下进行右移操作,数据由 DSR 送入。当 S0 为低电平、S1 为高电平时,在 CLOCK 上升沿作用下进行操作,数据由 DSR 送入。当 S0 和 S1 均为低电平时 CLOCK 被禁止。74LS194 只有当 CLOCK 为高电平时 S0 和 S1才可改
7、变。62.2 储存单元电路图示:图 7 储存单元电路图原理说明:此部分由四个 74ls175 上升沿触发的四位 D 触发器作为储存器,开关 R接 175 清零端低电平有效,打开 R 即清零储存器,图上显示器置于密码锁内部只做测试点录用,网络标号分别对应节点。74ls175 引脚图及真值表:图 8 74ls175 引脚图 7 表 3 74ls175 功能表 74ALS175N 为一四路的锁存器,当 CLK 引脚输入上涨沿时,1D-4D被锁存到输出端(1Q-4Q)。在 CLK 其他状态时,输出与输入无关。2.3 检测单元电路图示:图 9 检测单元电路图原理说明:此部分用了四个 74ls85D 数值
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
下载文档到电脑,查找使用更方便
20 积分
下载 | 加入VIP,下载更划算! |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 电子锁 电路 课程设计
