基于CPLD的字符液晶显示.doc

《基于CPLD的字符液晶显示.doc》由会员分享，可在线阅读，更多相关《基于CPLD的字符液晶显示.doc（25页珍藏版）》请在沃文网上搜索。

1、课程设计名称： EDA技术课程设计 题 目： 基于CPLD的字符液晶显示 基于CPLD的字符液晶显示 摘要:伴随着社会的进步，如今的很多东西都不再用传统材料制作，比如：广告牌等。它们都更换为更具吸引力的液晶显示屏。现如今EDA技术的发展和应用领域也在不断地扩大与深入，CPLD芯片集成度也在不断提升，本设计就是在EDA技术蓬勃发展的今天利用CPLD芯片实现对液晶的字符显示控制，使其显示16*2个字符。显示模块采用有限状态机进行设计，运用Altium Designer6.9绘制最小系统原理图，程序采用Verilog硬件描述语言编写，描述液晶显示电路，并且利用QuartusII完成对电路的功能仿真。

2、关键词：EDA CPLD 字符液晶显示 状态机 仿真 最小系统 CPLD based on the character LCD displayAbstract: Along with the progress of society, now a lot of things are no longer in use of traditional materials, such as: billboard. They are replaced by the more attractive LCD screen. Nowadays, the development of EDA technology

3、 and applications are constantly expanding and deepening, the CPLD chip integration level is also rising, this design is in EDA technology develops flourishingly today use CPLD chip on the LCD character display control, which displays16*2 characters. Display module by using the finite state machine

4、design, use Altium Designer6.9 drawing minimum system schematics, procedures using the Verilog hardware description language to describe, LCD display circuit, and the use of QuartusII to complete the function of circuit simulation.Key words: EDA CPLD character liquid crystal display state machine si

5、mulation the most small system目录1EDA技术的概述及发展趋势11.1EDA技术的概述11.2EDA技术的发展趋势12总体方案设计32.1设计方案一32.2设计方案二32.3设计方案三42.4方案比较42.5方案选择53主要单元模块设计63.1电源电路63.2时钟输入电路73.3液晶显示电路73.4JTAG下载电路83.5电源滤波电路94特殊器件介绍104.11062液晶104.2EPM570T144C5器件介绍115软件实现126系统仿真及调试167最小系统原理178总结与体会189致谢1910参考文献20附录I21 1 EDA技术的概述及发展趋势1.1 EDA

6、技术的概述在现代数字系统的设计中，EDA技术已经成为一种普遍的工具，对于设计者而言，熟练地掌握EDA技术，可以极大地提高工作效率，起到事半功倍的效果。现代数字产品在性能提高、复杂度增高的同时，更新换代的步伐也越来越快，实现这种进步的因素在于芯片制造技术和设计技术的进步。 芯片制造技术以微细加工技术为代表，目前已进展到深亚微米级阶段，可以在几平方厘米的芯片上集成数千万个晶体管。摩尔曾经对半导体集成技术的发展做出预言：大约每18个月，芯片的集成度提高1倍，他的预言被人们称为摩尔定律（Moors law）.几十年来，集成电路的发展与这个预言非常吻合，数字器件经历了从SSI,MSI,LSI到VISI，

7、直到现在的SoC(system on Chip,芯片系统)，我们已经能够把一个完整的电子系统集成在一个芯片上。还有一种器件的出现极大改变改变了设计制作电子系统的方式和方法，这就是可编程逻辑器件（Programmable Logic Device,PLD）.PLD器件是20世纪70年代后期发展起来的一种器件，它经历了可编程逻辑阵列（Programmable Logic Array,PLA）,通用阵列逻辑（Generic Array Logic,GAL）等简单形式到现场可编程门阵列（Field Programmable Gate Array,FPGA）和复杂可编程逻辑器件（Complex Prog

8、rammable Logic Device,CPLD）的高级形式的发展，它的广泛应用不仅简化了电路设计，降低了研制成本，提高了系统的可靠性，而且给数字系统的整个设计和实现过程带来了革命性的变化。电子系统的设计理念和设计方法也发生了深刻的变化，从电子CAD、电子CAE到电子设计自动化（Electronic Design Automation,EDA）,设计自动化程度越来越高，设计复杂性也越来越强。EDA技术已经成为现代电子设计技术的有力工具，没有EDA技术的支持，要完成超大规模集成电路的设计和制造是不可想象的，反过来，生产制造技术的进步又不断对EDA技术提出新的要求，促使其不断向前发展。1.2

9、EDA技术的发展趋势电子设计技术的核心就是EDA技术，EDA是指以计算机为工作平台，融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子CAD通用软件包，主要能辅助进行三方面的设计工作，即IC设计、电子电路设计和PCB设计。EDA技术已有30年的发展历程，大致可分为三个阶段。70年代为计算机辅助设计(CAD)阶段，人们开始用计算机辅助进行IC版图编辑、PCB布局布线，取代了手工操作。80年代为计算机辅助工程(CAE)阶段。与CAD相比，CAE除了有纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计。CAE的主要功能是：原理图输

10、入，逻辑仿真，电路分析，自动布局布线，PCB后分析。90年代为电子系统设计自动化(EDA)阶段。随着市场需求的增长，集成工艺水平及计算及自动化设计技术的不断提高，单片系统或系统集成芯片成为IC设计的主流它表现在（1） 超大规模集成电路技术水平的不断提高，超深亚微米级（VDSM）工艺已经走向成熟，在一个芯片上完成系统级的集成已经成为现实。（2） 由于工艺线宽的不断减小，在半导体材料上的许多寄生效应已经不能被忽略，这对EDA工具提出了更高的要求。同时也使得IC生产线的投资更为巨大，可编程逻辑器件开始进入传统的ASIC市场。（3） 市场对电子产品提出更高的要求，同时设计效率也是一个产品能否成功的关键

11、因素，促使EDA工具和IP核应用更为广泛。（4） 高性能的EDA工具将得到长足发展，其自动化和智能化程度将不断提高，从而为嵌入式系统设计提供了强大的开发环境。此外，计算机硬件平台性能的大幅度提高，也为复杂的SoC设计提供了物质基础。现在的HDL只提供行为级或功能级的描述，尚无法完成系统级的抽象描述。因此人们正在尝试开发一种新的系统给设计语言来完成这一工作，如System, System Verilog等。此外随着系统开发对EDA技术的目标器件各种性能指标要求的提高，ASIC和FPGA将更大程度的相互融合，两者之间正在诞生一种“杂交”产品，互相融合，取长补短，以满足成本和上市速度的要求。现在传统

12、ASIC设计和FPGA之间的界限正变得越来越模糊，系统级芯片不仅集成RAM和微处理器，也集成FPGA。 从目前的EDA技术来看，EDA技术发展迅速，应用广泛，涉及各行各业，设计水平不断提高，设计工具不断完善。2 总体方案设计2.1 设计方案一由单片机AT89C52来实现字符液晶显示。图2-1 利用单片机实现液晶显示硬件原理图方案一的原理简述：该方案是用单片机AT89C52来实现字符液晶显示。通过编程实现对单片机的控制，显示出想要显示出来的字符。2.2 设计方案二采用FPGA 器件实现液晶显示。图2-2 FPGA与字符液晶显示H1602B的框架结构图方案二的原理简述：FPGA主要是指采用四输入查

13、找表(LUT4)的基于SRAM的器件，因为SRAM是挥发的，掉电丢失数据，所以FPGA需要外部配置ROM，上电的时候，从外部的ROM把FPGA的配置数据导入到FPGA芯片内部后工作。具有SRAM的FPGA采用标准的CMOS制造工艺，可以随着最新的工艺而更新换代，给用户带来了实惠；衡量FPGA容量的一个基本指标是逻辑单元(Logic cell或者Logic element),由一个可编程得LUT4和一个可编程的DFF组成，LUT4完成组合逻辑功能，而DFF用来实现时序功能。FPGA的容量从几千的逻辑单元到几十万的逻辑单元不等。如Altera的Cyclone/II/III和Stratix/II/I

14、I系列芯片，Xilinx Spartan3/3E/3A/3AN和Virtex4/5系列芯片都是FPGA器件。2.3 设计方案三 基于复杂可编程逻辑器件CPLD，通过EDA技术，采用VerilogHDL硬件描述语言实现液晶显示。图2-3 CPLD与字符液晶HS162的接口典型电方案三的原理简述：液晶显示器件（LCD）是一种平板薄型显示器件，它的驱动电压很低、工作电流极小。它是一种专门用来显示字母、数字、符号等的点阵型液晶模块，它由32个5*8点阵字符位组成，每一个点阵字符位都可以显示一个字符，但是它不能显示图形。模块内部自带有160个5*8点阵字型的字符发生器CHROM和8个可由用户自定义的5*

15、8的字符发生器CGRAM。本次设计原理图如图2-3所示：D0-D7为传给液晶的数据（可能为显示数字或控制液晶指令），RS用于控制将D0-D7的数据写入指令寄存器还是数据寄存器，RW为读写控制信号，E为使能信号。电位器调节液晶的对比度，以到最佳显示效果。2.4 方案比较通过方案一二三的比较，可以看出方案一的设计使用分立元件电路较为多，因此会增加电路调试难度，且电路的不稳定性也会随之增加，而采用CPLD芯片实现的电路，由于在整体性上较好，在信号的处理和整个系统的控制中,CPLD的方案能大大缩减电路的体积,提高电路的稳定性。此外其先进的开发工具使整个系统的设计调试周期大大缩短，一般来讲，同样的逻辑，

16、基于FPGA要比基于单片机要快很多，因为它们工作的原理是完全不同的。单片机是基于指令工作的，同样的激励到达单片机后，单片机首先要判断，然后读取相应的指令，最后作出相应，这每一步都是需要在单片机的时钟驱动下一步步的进行。而基于FPGA则是把相应的逻辑“暂时”固化为硬件电路了，它对激励作出的响应速度就是电信号从FPGA的一个管脚传播另一个管脚的传播速度，当然这指的是异步逻辑，同时电信号也要在芯片内进行一些栅电容的充放电动作，但这些动作都是非常非常快的。本次设计不是很复杂，也不需要大量LE，但CPLD比FPGA更加适合编程调试，FPGA的价格也是CPLD倍数。2.5 方案选择在现代SOC技术的引领下

17、，人们对低故障、高实时、高可靠、高稳定的性能更加青睐，结合本设计的要求及综合以上比较的情况，我们选择了基于CPLD的液晶显示方案三。3 主要单元模块设计本设计由CPLD作为控制芯片，通过VreilogHDL硬件描述语言设计，运用自顶而下的设计思想，按功能逐层分割实现层次化的设计。下面介绍主要模块的功能及作用。3.1 电源电路电源采用集成稳压电路 ,器件用LM 7805 ,三端式集成稳压器的输出电压是固定的，在使用中不能进行调整，固定正电压输出。滤波器电容一般采用几百几千微法。当稳压器距离整流滤波电路比较远时，再输入端必须接入电容器，以抵消电路的电感效应，防止产生自激震荡，输出电容用以滤除输出端

18、的高频信号，改善电路的瞬态响应。P1输入8到12V的直流电压，输入的直流电压通过一个保护二极管后，通过一个三端集成稳压器LM7805得到一个5V的直流电源，将此时的输出电压再经过一次电容滤波，得到一个稳定的5V直流电源输出。图3-1为电源电路图。图3-1 5V数字电源电路采用BM1117-3.3稳压芯片进行3.3V电压设计，设计电路简单，纹波比较小。其典型应用如下所示：图3-2 3.3V电源电路由图3-1中输出的5V直流电压作为输入电压，经过稳压器件BM1117-3.3变换后，经过滤波电容滤波后得到3.3V稳定的直流电源。D401做为电源指示灯的作用，灯亮表示输出电压正常。3.2 时钟输入电路

19、时钟电路是组成本设计的最重要部分，它的主要作用是向显卡、网卡、主板等配件的各部分提供基准频率。CPLD的时钟电路主要是保持系统内的各部分工作可同步 ，还有提供时序的标准时刻，让电路按准确时序工作。图3-3为时钟输入电路。图3-3 时钟输入电路3.3 液晶显示电路液晶显示器件（LCD）是一种平板薄型显示器件，它的驱动电压很低、工作电流极小。它是一种专门用来显示字母、数字、符号等的点阵型液晶模块，它由32个5*8点阵字符位组成，每一个点阵字符位都可以显示一个字符，但是它不能显示图形。模块内部自带有160个5*8点阵字型的字符发生器CHROM和8个可由用户自定义的5*8的字符发生器CGRAM。D0-

20、D7为传给液晶的数据（可能为显示数字或控制液晶指令），RS用于控制将D0-D7的数据写入指令寄存器还是数据寄存器，RW为读写控制信号，E为使能信号。电位器调节液晶的对比度，以到最佳显示效果。图3-4 液晶显示电路CPLD芯片与液晶显示器件（LCD）的管脚锁定如表3-1所示：表3-1 CPLD与1062的管脚对应关系CPLD引脚号LCD引脚名称CPLD引脚号LCD引脚名称18GCLK_0125LCD_E89GCLK_1127LCD_D0144RESET129LCD_D155KEY_4130LCD_D257KEY_3131LCD_D358KEY_2132LCD_D459KEY_1133LCD_D5

21、60KEY_0134LCD_D6123LCD_RS137LCD_D7124LCD_RW3.4 JTAG下载电路JTAG是英文“Joint Test Action Group（联合测试行为组织）”的词头字母的简写，该组织成立于1985年，是由几家主要的电子制造商发起制订的PCB 和IC 测试标准。JTAG 建议于1990年被IEEE 批准为IEEE1149.1-1990 测试访问端口和边界扫描结构标准。该标准规定了进行边界扫描所需要的硬件和软件。自从1990 年批准后，IEEE 分别于1993 年和1995 年对该标准作了补充，形成了现在使用的IEEE1149.1a-1993 和IEEE1149

22、.1b-1994。JTAG 主要应用于：电路的边界扫描测试和可编程芯片的在线系统编程。标准的 JTAG 接口是 4 线： TMS 、 TCK 、 TDI 、 TDO ，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。 JTAG 测试允许多个器件通过 JTAG 接口串联在一起，形成一个 JTAG 链，能实现对各个器件分别测试。 JTAG 接口还常用于实现 ISP （ In-System Programmable 在系统编程）功能，如对 FLASH器件进行编程等。通过 JTAG 接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前 JTAG 接口的连接

23、有两种标准，即 14 针接口和 20 针接口。其典型连接如图所示：（其中JTAG_TCK, JTAGTDO, JTAG_TMS JTAG_TDI分别对应接CPLD相应的管脚）。图 3-6 JTAG下载电路3.5 电源滤波电路由于CPLD可以工作在几百兆的时钟频率下，对电源的要求比较高，为了改善电源的品质，在CPLD的每个电源管脚处都加上一个滤波电容。图3-7 电源滤波电路4 特殊器件介绍4.1 1062液晶1602是指显示的内容为 16*2，即可以显示两行，每行 16个字符。目前市面上字符液晶绝大多数是基于SPLC780C液晶芯片的，控制原理是完全相同的，因此基于SPLC780C 写的控制程序

24、可以很方便地应用于市面上大部分的字符型液晶。目前市面上最常见的1602液晶背光主要有两种，一种是普通的黄绿色背光，黑色的文字，另一种显示屏是蓝色背光白色字体。前者使用更加广泛，成本低廉，后者显示的效果更加美观，但是价格也相对较高。此外还分别有单芯片与双芯片的版本。LCD背面的黑块内部就封装了控制芯片，市面上许多低廉的1602都是单芯片驱动，性能不稳定，双芯片的价格要上高一些，但是稳定性要远远好于单芯片的1602。本实验板采用了深圳亚斌电子有限公司生产的蓝色背光的双芯片YB1602A 液晶模块。YB1602A采用COB工艺制作，结构稳定，使用寿命长，可以应用于智能仪器仪表，通讯，办公自动化以及军

25、工领域。字符型LCD1602通常有14条引脚线或者16条引脚线的LCD，多出来的2条线是背光电源线VCC(15脚)和地线GND(16脚)。1062液晶模块内部的字符发生存储器（CGROM）已经存储了128个不同的点阵字符图形，有阿拉伯数字、英文字母的大小写及常用符号等，每个字符都有一个固定的代码。1062的读写操作屏幕和光标都是通过指令编程来实现的。1062液晶模块内部的控制器由11条控制指令，如表所示： 表4-11062液晶控制指令 指令指令码说明RSR/WD0D1D2D3D4D5D6D7清屏0000000001清显示，光标回位光标返回000000001*ADD=0时，回原位输入方式0000

26、0001I/DS决定是否移位以及方向显示开关0000001DCBD显示，C光标,光标闪烁移位000001S/CR/L*以为光标及整体显示功能设置00001DLNF*DL数据位数，L行，F字体CGRAM地址设置0001A5 A4 A3 A2 A1 A0设置CGRAM地址DDRAM地址设置001A6 A5 A4 A3 A2 A1 A0设置DDRAM地址设置忙标志、读地址计数器01BFAC6 AC5 AC4 AC3 AC2 AC1 AC0读出忙标志位及AC值CGRAM/DDRAM数据写10 写数据将内容写入RAMCGRAM/DDRAM数据读01读数据将内容从RAM读出液晶模块属于慢显示设备，因此在执

27、行每条指令之前一定要确认模块的忙标志为低电平，表示不忙，否则指令失效，显示字符时要首先输入显示字符地址，也就是告诉模块在哪里显示字符，表4-2是1062的内部显示地址。表4-2 1062的内部显示地址显示位置12345678910111213141516第一行808182838485868788898A8B8C8D8E8F第二行C0C1C2C3C4C5C6C7C8C9CACBCCCDCECF4.2 EPM570T144C5器件介绍EPM570T144C5器件是Altera公司在2000推出的2.5V低价格SRAM工艺FPGA结构与10KE类似，带嵌入式存储块（EAB）,部分型号带PLL，主要有

28、1K10、1K30、1K50、1K100等型号。EP1K30TC144器件中，EP1K表示器件类型，30表示器件内有30K个逻辑门，T代表封装类型，C表示用途为商用，144表示管脚数为144个。图4-1 EPM570T144C5的原理图5 软件实现显示模块运用状态机来实现，在设计中设置8个状态，分别是起始状态CLEAR，设置CGRAM状态SETMODE，工作方式设置状态SETFUCTION，显示方式设置状态SWITCHMODE，输入方式设置状态SETMODE，光标归位状态RETURNCURSOR，字符移位状态SHIFT，写RAM状态WRITERAM。字符液晶控制器状态转移图如XX所示。由于DE

29、2-70的晶振平率为50MHZ，在程序中从50MHZ分频得到4HZ时钟频率，本设计在液晶上显示字符串为“JUST DO IT! You are the best”,其中的字符总共32个。图5-1 字符液晶控制器状态图程序设计部分：module lcd_1062(clk,rst,lcd_e,lcd_rw,lcd_rs,data);input clk,rst;output lcd_e,lcd_rw,lcd_rs; reg lcd_rw,lcd_rs;output7:0 data;reg7:0 data; reg10:0 state; reg6:0 count;reg255:0 data_in_bu

30、f;reg flag,clk2KHz;reg23:0 cnt; reg5:0 disp_count;parameter IDLE=8b00000000;parameter CLEAR=8b00000001;/清屏parameter SETCGRAM=8b00000010;/设置CGRAMparameter SETFUNCTION=8b00000100;/工作方式设置 1：8/1：4位数据接口；两行/一行显示；510/57点阵parameter SWITCHMODE=8b00001000;/显示状态设置，显示开/关；光标开/关；闪烁开/关parameter SETMODE=8b00010000;

31、/输入方式设置，读写数据后ram地址增/减1；画面动/不动parameter RETURNCURSOR=8b00100000;/归home位parameter SHIFT=8b01000000;parameter WRITERAM=8b10000000;/写RAMparameter cur_inc =1;parameter cur_dec =0;parameter cur_shift =1;parameter cur_noshift =0;parameter open_display =1;parameter open_cur =0;parameter blank_cur =0;paramet

32、er shift_display=1;parameter shift_cur =0;parameter right_shift =1;parameter left_shift =0;parameter datawidth8 =1;parameter datawidth4 =0;parameter twoline =1;parameter oneline =0;parameter font5x10 =1;parameter font5x7 =0;parameter data_in= JUST DO IT! You are the best ;/* 定义液晶上显示的字符内容，注意空格也算为字符，总

33、共两行32个字符;只需更改双引号内的字符即可实现显示字符的改变 */always(posedge clk)/由50MHz时钟分频得到2KHZ时钟beginif(cnt=23h01) begin cnt=0;clk2KHz=clk2KHz;endelse cnt=cnt+1;endassign lcd_e=clk2KHz;always (posedge clk2KHz or negedge rst)if(!rst) beginstate=CLEAR;flag=0;data_in_buf=data_in;disp_count=6b0;endelse begin case(state)IDLE: b

34、eginstate=IDLE; endCLEAR:begin lcd_rs=0;lcd_rw=0;data=8b0000_0001;state=SETCGRAM; endSETCGRAM: beginlcd_rs=0;lcd_rw=0;data=8b10000000;state=SETFUNCTION;endSETFUNCTION: begin/工作方式设置lcd_rs=0;lcd_rw=0;data7:5=3b001;data4=datawidth8;data3=twoline;data2=font5x10;data1:0=2b00;state=SWITCHMODE;endSWITCHMOD

35、E: begin/显示状态设置lcd_rs=0;lcd_rw=0;data7:3=5b00001;data2=open_display;data1=open_cur;data0=blank_cur;state=SETMODE;endSETMODE: begin/输入方式设置lcd_rs=0;lcd_rw=0;data7:2=6b000001;data1=cur_inc;data0=cur_noshift;state=WRITERAM;endRETURNCURSOR: beginlcd_rs=0;lcd_rw=0;data=8b00000010;state=WRITERAM;endSHIFT:

36、beginlcd_rs=1;lcd_rw=0;data=data_in_buf255:248;data_in_buf = (data_in_buf 8);disp_count = disp_count + 1b1;state=WRITERAM;endWRITERAM: beginlcd_rs=1;lcd_rw=0;if(disp_count = 32) begindisp_count = 4b0; data_in_buf=data_in;state =CLEAR;endelse if(disp_count=16)beginlcd_rs=0;lcd_rw=0;data=8b11000000;st

37、ate=SHIFT; endelse begindata=data_in_buf255:248;data_in_buf = (data_in_buf 8); disp_count = disp_count + 1b1;state = WRITERAM; endendendcaseendendmodule6 系统仿真及调试通过QuartusII软件，我们进行了仿真，其仿真波形如下图： 图6-1 波形仿真图图6-2 状态图图6-3 用RTL Viewers生成的对应电路图（部分）根据上面所编写的程序就可以进行仿真，可以看到仿真的结果如图6-1所示，界面上正确的显示出了“JUST DO IT! Yo

38、u are the best ” 字样.由上面的仿真结果可知，本设计的程序设计是正确的，可以达到预期的效果，能够用CPLD实现字符液晶显示。7 最小系统原理本设计的电路实现是基于CPLD最小系统原理图，再配以所需的外设。最小系统设计包含了时钟产生电路模块、程序下载配置电路模块、电源电路模块等，通过连线将各个模块进行连接成最小系统。由于本设计电路比较简单，外设比较少。 将外设与最小系统进行合理正确连接，即可实现本设计的电路原理要求。（系统原理图见附录）。8 总结与体会这次课程设计用了两周时间，它使我们将课堂上的理论知识和实践充分结合起来，还具有较强的实践动手能力，从实践中发现问题，为将来的实际工

39、作打下基础。在本次设计中，我们完成本系统设计的要求及功能。本次设计中资料的收集和整理十分重要，它考查我们对信息的提取能力，从而为提出设计方案做准备。在设计开始前我们对各个模块进行了详细的分析和设计准备工作，设计过程中，我们相互协调，积极参与完成各个技术实现的难点。通过本次设计，我们掌握了QuartusII软件和Altium Designer软件的使用，与此同时，我们还对电子设计的思路有了更多的认识。通过对EDA设计中的TOP-DOWN设计方式的运用，体会到了对于一个大型系统的设计方案选取应从顶向下的设计思路，这与传统的至底向上的设计方式有很大改进，且设计效率得到大大提高。在这两个星期中，我们的

40、苦多于甜，但也学到很多的东西，不但巩固了以前的理论知识也额外学到了很多课外的知识。通过这次设计我懂得了理论和实际相结合是非常重要的，光有理论或光有实践都是行不通的，只有二者相辅相成才能把事情做好。9 致谢在黄勇老师的悉心指导下，我们小组同学努力思考、积极行动，完成本此课程设计，此次设计让我们受益匪浅。在此我要感谢电气信息学院提供的这次课程设计机会，让我们有锻炼自己动手能力的机会，从实际操作中更深刻地理解和消化在课堂上所学习的理论知识，为我们熟悉我们的专业相关技术知识提供了平台。在此我要特别感谢黄老师，设计过程中只要我们遇到问题，就会去请教黄老师，他都会不厌其烦的为我们讲解，正因为在黄老师负责的

41、工作态度和严谨的工作作风的指导下我们的设计才得以顺利完成。这次课程设计能取得成功，还要感谢我所在的实验室里的研究生师兄、师姐们为之献言献策，谢谢你们！10 参考文献1 谢自美. 电子线路设计（第二版）M. 华中科技大学出版社. 20002 卢毅编著.VHDL与数字电路设计M.北京.科技大学出版.20013 侯佰亨，顾新编著.VHDL硬件描述语言与实际应用M.西安.西安电子科社.20004 康华光 陈大钦. 电子技术基础模拟部分（第四版）M. 高等教育出版社.19875（美）J.Bhasker . Verilog HDL 硬件描述语言M . 机械工业出版社.20006 潘松 黄继业. EDA技术与VHDLM. 清华大学出版社. 2002 7 刘韬 楼兴华.FPGA数字电子设计与开发实例导航M. 人民邮电出版社. 2004 8 周立功. EDA实验与实践M. 北京航空航天出版社. 2006 潘松,黄继业.EDA技术实用教程 M .北京:科学出版社, 2002.10 杨君,王景存.基于VerilogHDL的流水线的设计方法及应用J.武汉科技大学学报(自然科学版) ,2002, 25 (4) : 394396.11王金明.数字系统设计与Verilog HDL(第四版)M.电子工业出版社附录I 0