全集点设计带通滤波器.doc

《全集点设计带通滤波器.doc》由会员分享，可在线阅读，更多相关《全集点设计带通滤波器.doc（5页珍藏版）》请在沃文网上搜索。

1、算术对称方式设计全极点带通LC滤波器设计 要求 带通滤波器，中心频率为50kHz，在3kHz（47kHz，53kHz）处的衰减频率为3dB，在7.5kHz（42.5kHz，57.5kHz）处的最小衰减为30dB，在lO.5kHz（39.5kHz，60.5kHz）处的最小衰减为40dB，RS=150，RL=600。选择归一化低通滤波器，必须使得其在2.36rad/s处有超过30dB的衰减，在3.22rad/s处有超过40dB的衰减。图1 fi明4阶0.01dB切比雪夫滤波器满足这个要求。相应的低通滤波器可由表1查出。由于要求RS与RL之比为2：1，归一化的RS选为2，然后将电路进行端与端的倒置。

2、电路结果如图1（c）所示。对电路用阻抗z=50和截止频率fc=6kHz进行变换。所有电感乘以2/FSF，电容除以2/FSF，这里FSF是2灭五。1信号源电阻和2负载分别变为150和300。去归一化的网络如图1（b）所示。利用一般关系式w2oLC=1，使用电感与每个电容并联、电容与每一个电感串联，使其谐振于49.91kHz，这样就把低通滤波器变换为带通滤波器，最后带通滤波器如图1（c）所示。图1 例1的带通滤波器（3）并联调谐电路的设计 图1（a）所示为简单的RC低通电路，其3dB截止频率为元件R可以是如图1（b）所示的单个电阻，或者在输出负载电阻存在时，是输人和输出端两个电阻的并联。由于电感的

3、损耗通常是不可避免的，因此图1（b）所示的电路有点儿理想化（电容的微小损耗通常可以被忽略）。如果电感Q值为已知的QL，则电感的损耗可以表示为并联电阻wLQL，如图1（c）所示。电路的有效Q值变为：因此，电路有效的Q值比用式（5.17）或式（5.18）算出的稍微小一些。为了补偿有限电感的Q值的影响，设计的Q值应该稍微高一些。这个值可以由下式求出：谐振时，由于电抗互相抵消，等效电路可用图1（d）所示的电阻分压器表示。在凡处的插人损耗可以由下式确定：式中，k=QL/Qeff可以直接由图1所示的曲线查到。很清楚，当电感的Q值接近电路所要求的有效Q值时，插人损耗显著增大。图1 单调谐电路单调谐电路的频率响应表示为式中，BWx为感兴趣的带宽；BW3dB为3dB带宽。该频率响应特性与n=1的巴特沃兹相同，因此在采用BWx/JBW3dB作归一化频率时，可以采用图1所示的衰减曲线。 相移由下式给出:式中，是对fO的频偏。输出相移在中心频率以上3dB频率处滞后45，在中心频率下3dB频率处超前45。在直流和无限大频率处的相移分别达到+90和-9O。式（5.23）的关系如图1所示。式中。BW3dB是以Hz为单位表示的3dB带宽；Tgd为群延迟，单位是ms。