数字电子技术复习题资料.doc

《数字电子技术复习题资料.doc》由会员分享，可在线阅读，更多相关《数字电子技术复习题资料.doc（33页珍藏版）》请在沃文网上搜索。

1、一、填空题： 1、由二值变量所构成的因果关系称为 逻辑 关系。能够反映和处理 逻辑 关系的数学工具称为逻辑代数。2、在正逻辑的约定下，“1”表示 高 电平，“0”表示 低 电平。3、数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。在 逻辑 关系中，最基本的关系是 与逻辑 、 或逻辑 和 非逻辑 。4、用来表示各种计数制数码个数的数称为 基数 ，同一数码在不同数位所代表的 权 不同。十进制计数各位的 基数 是10， 位权 是10的幂。5、 8421 BCD码和 2421 码是有权码； 余3 码和 格雷 码是无权码。6、 进位计数制 是表示数值大小的各种方法

2、的统称。一般都是按照进位方式来实现计数的，简称为 数 制。任意进制数转换为十进制数时，均采用 按位权展开求和 的方法。7、十进制整数转换成二进制时采用 除2取余 法；十进制小数转换成二进制时采用 乘2取整 法。8、十进制数转换为八进制和十六进制时，应先转换成 二进 制，然后再根据转换的 二进 数，按照 三个数码 一组转换成八进制；按 四个数码 一组转换成十六进制。9、逻辑代数的基本定律有 交换 律、 结合 律、 分配 律、 反演 律和 非非 律。10、最简与或表达式是指在表达式中 与项中的变量 最少，且 或项 也最少。13、卡诺图是将代表 最小项 的小方格按 相邻 原则排列而构成的方块图。卡诺

3、图的画图规则：任意两个几何位置相邻的 最小项 之间，只允许 一位变量 的取值不同。14、在化简的过程中，约束项可以根据需要看作 1 或 0 。15、逻辑代数又称为布尔 代数，数字逻辑中的有 与 , 或 , 非 基本逻辑运算。16、逻辑函数有四种表示方法，它们分别是 真值表 、逻辑图 、逻辑表达式和卡诺图 。18、数字信号的特点是在时间 上和幅度 上都是断续变化的，其高电平和低电平常用1 和0 来表示。 19、在数字电路中，常用的计数制除十进制外，还有 二进制 、八进制 、 十六进制 。 20、（10110010 1011）2=( 262. 54 )8=( B2. B )16。 21、( 35.

4、4)8 =（011101.100）2 =(29. 5)10 =( 2D.8 )16=( 00101001.0101 )8421BCD。 22、(39 75 )10=（ 100111.11 ）2=( 47.6 )8=( 72.C )16。23、逻辑函数 F= A +B+ CD 的反函数 F = 。24、逻辑函数F=+B+D的反函数= A（C+） 。25、逻辑代数运算的优先顺序为 非 、 与 、 或 二、判断正误题2、异或函数与同或函数在逻辑上互为反函数。 （ 对 ）3、8421BCD码、2421BCD码和余3码都属于有权码。 （ 错 ）4、二进制计数中各位的基是2，不同数位的权是2的幂。 （ 对

5、 ）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。（ 对 ）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 （ 错 ）5、逻辑函数F=A+B+C+B已是最简与或表达式。 （ 错 ）6、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。（ 错 ）7、卡诺图中为1的方格均表示逻辑函数的一个最小项。 （ 对 ）8、在逻辑运算中，“与”逻辑的符号级别最高。 （ 错 ）9、标准与或式和最简与或式的概念相同。 （ 对 ）10、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。 （ 错 ）11、8421 码1001 比0001大。 （ 对 ）

6、 12、数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。 （ 对 ） 13、格雷码具有任何相邻码只有一位码元不同的特性。 （ 对 ） 14、在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ 错 ）三、选择题1、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ B ）。A、逻辑加 B、逻辑乘 C、逻辑非2、十进制数100对应的二进制数为（ C ）。A、1011110 B、1100010 C、1100100 D、110001003、和逻辑式表示不同逻辑关系的逻辑式是（ B ）。A、 B、 C、 D、4、数字电路中机器识别和常用的数制是（ A ）。A、二进制 B、八

7、进制 C、十进制 D、十六进制5、以下表达式中符合逻辑运算法则的是（ D ）。 A、CC=C2 B、1+1=10 C、01 D、A+1=16、A+BC=（ C ）。A、A+B B、A+C C、（A+B）（A+C） D、B+C7、在（ D ）输入情况下，“与非”运算的结果是逻辑0。 A、全部输入是0 B、任一输入是0 C、仅一输入是0 D、全部输入是18、逻辑变量的取值和可以表示（ ABCD ）。 A、开关的闭合、断开 B、电位的高、低 C、真与假 D、电流的有、无9、求一个逻辑函数F的对偶式，可将F中的（ ACD ）。A .“”换成“+”，“+”换成“” B、原变量换成反变量，反变量换成原变量

8、C、变量不变 D、常数中“0”换成“1”，“1”换成“0”10、在（ BCD ）输入情况下，“或非”运算的结果是逻辑0。 A、全部输入是0 B、全部输入是1 C、任一输入为0，其他输入为1 D、任一输入为1 11、n个变量函数的最小项是（ C ）A、n个变量的积项，它包含全部n个变量B、n个变量的荷香，它包含n个变量C、每个变量都以原、反变量的形式出现，且仅出现一次D、N个变量的和项，它不包含全部变量12、逻辑函数F=（A+B）（A+C）（A+D）（A+E）=（ B ） A、AB+AC+AD+AE B、A+BCED C、（A+BC）（A+DE） D、A+B+C+D13、表示最大的3位十进制数，

9、需要（ C ）位二进制数A 8 B 9 C 10 D 1114、函数F=AB+BC，使F=1的输入ABC组合为( D )AABC=000BABC=010 CABC=101DABC=11015、以下代码中为无权码的为（ C D ）。 A8421BCD码； B5421BCD码； C余三码； D格雷码。 16、以下代码中为恒权码的为 （ A B ）。 A8421BCD码； B 5421BCD码； C 余三码； D 格雷码。 17、一位十六进制数可以用（ C ）位二进制数来表示。 A； B； C； D16。 18、十进制数25用 8421BCD 码表示为 （ B ）。 A10 101； B0010 0

10、101； C100101； D10101。 19、与十进制数（53.5）10等值的数或代码为 （ A B C D ）。 A(0101 0011. 0101)8421BCD； B(35. 8)16； C(110101. 1)2； D(65. 4)8。20、与相等的表达式是（ A ）。 A、B、 C、AB+C D、21、下列表达式中正确的是（ D ）。 A、1.0=1B、1+0=0 C、1+A=A D、1+1=122、与相等的表达式是（ C ）。 A、 B、 C、C D、23、下列表达式中错误的是（ C ）。A、A+=1 B、1+0=1 C、1+A=A D、1+1=124、+17的8位二进制反码是

11、（ D ） A:11110001 B:11101111 C:01101111 D:0001000125、-17的8位二进制补码是（ B ） A:11110001 B:11101111 C:01101111 D:00010001 26、三变量的全部最小项有（ C ） A:3个 B:6个 C:8个 D:9个27、下列说法不正确的是（ C ） A:逻辑代数有与、或、非三种基本运算 B:任何一个复合逻辑都可以用与、或、非三种基本运算构成 C:异或和同或与与、或、非运算无关 D:同或和异或互为反运算 28、下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数

12、都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的第2单元 一、填空题：1、基本逻辑关系的电路称为 逻辑门 ，其中最基本的有 与门 、 或门 和 非 门。常用的复合逻辑门有 与非 门、 或非 门、 与或非 门、 异或 门和 同或 门。2、功能为“有0出1、全1出0”的门电路是 与非 门；具有“ 有1出1，全0出0 ”功能的门电路是或门；实际中集成 与非 门应用的最为普遍。3、当外界干扰较小时，TTL 与非 门闲置的输入端可以 悬空 处理；TTL 或非 门不使用的闲置输入端应与 地 相接；CMOS门输入端口为“与”逻辑关系时，

13、闲置的输入端应接 高 电平，具有“或”逻辑端口的CMOS门多余的输入端应接 低 电平；即CMOS门的闲置输入端不允许 悬空 。4、三态门的三种状态是指_0_、_1_、_高阻_。5、TTL与非门的多余输入端悬空时，相当于输入_高_电平二、判断正误题1、所有的集成逻辑门，其输入端子均为两个或两个以上。 （ 错 ）2、根据逻辑功能可知，异或门的反是同或门。 （ 对 ）4、逻辑门电路是数字逻辑电路中的最基本单元。 （ 对 ）5、TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。 （ 错 ）6、74LS系列产品是TTL集成电路的主流，应用最为广泛。 （ 对 ）7、TTL与非门的多余输入端可

14、以接固定高电平。 （ 对 ）三、选择题1、具有“有1出0、全0出1”功能的逻辑门是（ B ）。A、与非门 B、或非门 C、异或门 D、同或门2、两个类型的集成逻辑门相比较，其中（ B ）型的抗干扰能力更强。A、TTL集成逻辑门 B、CMOS集成逻辑门3、CMOS电路的电源电压范围较大，约在（ B ）。A、5V5V B、318V C、515V D、5V4、（ A ）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。A、三态门 B、TTL与非门 C、OC门5、一个两输入端的门电路，当输入为1 0时，输出不是1的门电路为（ C ）。A、与非门 B、或门 C、或非门 D、异或门6、如图所

15、示，电路输入与输出间实现的功能是（ A ）。 A、与B、或C、与非D、或非7、如右图所示，是由二极管构成的（ B ）。 A. 与门 B. 或门 C. 与非门 D. 或非门8、TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？ ( B ） A:一样 B:不一样 C:有时一样，有时不一样 D:不确定 3、试写出图2.48所示数字电路的逻辑函数表达式，并判断其功能。（8分）解：电路的逻辑函数表达式为：列真值表：ABCF00000010010001111000101111011111输入变量中有两个或两个以上为1时，输出才为1，因此电路功能为多数表决器电路。第3单元 能力训练检测题 一、填空题：

16、1、能将某种特定信息转换成机器识别的 二进 制数码的 组合 逻辑电路，称之为 编码 器；能将机器识别的 二进 制数码转换成人们熟悉的 十进 制或某种特定信息的 组合 逻辑电路，称为 译码 器；74LS85是常用的 组合 逻辑电路 译码 器。2、在多数数据选送过程中，能够根据需要将其中任意一路挑选出来的电路，称之为 数据选择 器，也叫做 多路 开关。3、74LS147是 10 线 4 线的集成优先编码器；74LS148芯片是 8 线 3 线的集成优先编码器。4、74LS148的使能端 为低电平 时允许编码；当 1 时各输出端及、均封锁，编码被禁止。5、两片集成译码器74LS138芯片级联可构成一

17、个 4 线 16 线译码器。6、LED是指 半导体 数码管显示器件。半导体数码显示器的内部接法有两种形式：共 阳极 接法和共 阴极 接法。7、组合逻辑电路的逻辑特点是，任意时刻的输出状态仅取决于该时刻的当前输入状态，而与信号作用前的电路无关。8、两二进制数相加时，不考虑低位的进位信号是 半 加器。74LS138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为 10111111 。二、判断正误题1、组合逻辑电路的输出只取决于输入信号的现态。 （ 对 ）2、3线8线译码器电路是三八进制译码器。 （ 错 ）3、已知逻辑功能，求解逻辑表达式的过程称为逻辑电路的设计。

18、（ 对 ）4、编码电路的输入量一定是人们熟悉的十进制数。 （ 错 ）5、74LS138集成芯片可以实现任意变量的逻辑函数。 （ 错 ）6、组合逻辑电路中的每一个门实际上都是一个存储单元。 （ 错 ）7、共阴极结构的显示器需要低电平驱动才能显示。 （ 错 ）8、只有最简的输入、输出关系，才能获得结构最简的逻辑电路。 （ 对 ）三、选择题1、下列各型号中属于优先编码器是（ C ）。A、74LS85 B、74LS138 C、74LS148 D、74LS482、七段数码显示管TS547是（ B ）。A、共阳极LED管 B、共阴极LED管 C、共阳极LCD管 D、共阴极LCD管3、八输入端的编码器按二进

19、制数编码时，输出端的个数是（ B ）。A、2个 B、3个 C、4个 D、8个4、四输入的译码器，其输出端最多为（ D ）。A、4个 B、8个 C、10个 D、16个5、当74LS148的输入端按顺序输入11011101时，输出为（ C ）。A、101 B、010 C、001 D、1106、译码器的输入量是（ A ）。A、二进制 B、八进制 C、十进制 D、十六进制7、编码器的输出量是（ A ）。A、二进制 B、八进制 C、十进制 D、十六进制8、组合逻辑电路一般由（ A ）组合而成A、门电路 B、触发器 C、计数器 D、寄存器9、以下哪个编码不能是二十进制译码器的输入编码（ B ） A 000

20、0 B 1010 C 1001 D 0011 10、8线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ C ）。A111 B. 010 C. 000 D. 10111、十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A16 B.2 C.4 D.812、已知74LS138译码器的输入三个使能端（S1=1， S2 = S3=0）时，地址码A2A1A0=011，则输出 Y7 Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 1111111113、3线8线译码器74HC138，当片选信号S1 S2 S3为（）时，

21、芯片被选通 ( B） A:010 B:100 C:001 D:10114、函数F=当变量取值为（ B ）时，将不出现冒险现象 A:B=C=1 B:B=C=0 C:A=1，C=0 D:A=0，B=0 15、8线3线优先编码器74HC148输入端I1、I5同时有效时输出二进制数为 ( D ） A:101 B:100 C:001 D:010 16、在下列逻辑电路中，不是组合逻辑电路的有 ( D ） A:译码器 B:编码器 C:全加器 D:寄存器 17、一个8选一数据选择器的数据输入端有（ D ） A:1 B:2 C:4 D:8 18、一个16选一的数据选择器，其地址输入（选择控制输入）端有（ C ）

22、个 A:1 B:2 C:4 D:16 第4单元 能力训练检测题 一、填空题：1、两个与非门构成的基本RS触发器的功能有 置0 、 置1 和 保持 。电路中不允许两个输入端同时为 低电平 ，否则将出现逻辑混乱。2、通常把一个CP脉冲引起触发器多次翻转的现象称为 空翻 ，有这种现象的触发器是 钟控的RS 触发器，此类触发器的工作属于 电平 触发方式。3、为有效地抑制“空翻”，人们研制出了 边沿 触发方式的 主从型JK 触发器和 维持阻塞型D 触发器。4、JK触发器具有 置0 、 置1 、 保持 和 翻转 四种功能。欲使JK触发器实现的功能，则输入端J应接 高电平1 ，K应接 高电平1 。5、D触发

23、器的输入端子有 1 个，具有 置0 和 置1 的功能。6、触发器的逻辑功能通常可用 特征方程 、 状态转换图 、 功能真值表 和 时序波形图 等多种方法进行描述。7、组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。8、JK触发器的次态方程为 Qn+1=j Qn+K Qn ；D触发器的次态方程为 Qn+1= D 。9、触发器有两个互非的输出端Q和，通常规定Q=1，=0时为触发器的 1 状态；Q=0，=1时为触发器的 0 状态。10、两个与非门组成的基本RS触发器，正常工作时，不允许 0 ，其特征方程为 ，约束条件为 。11、同步RS触发器，在正常工作时，不允许输入端R=S

24、= 1 ，其特征方程为 ，约束条件为 SR=0 。12、把JK触发器 两个输入端子连在一起作为一个输入 就构成了T触发器，T触发器具有的逻辑功能是 保持 和 翻转 。13、让 T 触发器恒输入“1”就构成了T触发器，这种触发器仅具有 翻转 功能。二、正误识别题1、仅具有保持和翻转功能的触发器是RS触发器。 （ 错 ）2、基本的RS触发器具有“空翻”现象。 （ 错 ）3、同步的RS触发器的约束条件是：RS=0。 （ 错 ）4、JK触发器的特征方程是：。 （ 错 ）5、D触发器的输出总是跟随其输入的变化而变化。 （ 对 ）6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。 （ 对 ）7

25、、主从型JK触发器的从触发器开启时刻在CP下降沿到来时。 （ 对 ）8、触发器和逻辑门一样，输出取决于输入现态。 （ 错 ）9、维持阻塞D触发器状态变化在CP下降沿到来时。 （ 错 ）三、选择题1、仅具有置“0”和置“1”功能的触发器是（ C ）。A、基本RS触发器 B、钟控RS触发器 C、D触发器 D、JK触发器2、由与非门组成的基本RS触发器不允许输入的变量组合为（ A ）。A、00 B、01 C、10 D、113、同步RS触发器的特征方程是（ D ）。A、 B、C、 D、4、仅具有保持和翻转功能的触发器是（ B ）。A、JK触发器 B、T触发器 C、D触发器 D、T触发器5、触发器由门电

26、路构成，但它不同门电路功能，主要特点是具有（ C ）A、翻转功能 B、保持功能 C、记忆功能 D、置0置1功能6、TTL集成触发器直接置0端和直接置1端在触发器正常工作时应（ C ）A、=1，=0 B、=0，=1C、保持高电平“1” D、保持低电平“0”7、按触发器触发方式的不同，双稳态触发器可分为（ C ）A、高电平触发和低电平触发 B、上升沿触发和下降沿触发C、电平触发或边沿触发 D、输入触发或时钟触发8、按逻辑功能的不同，双稳态触发器可分为（ D ）。A、RS、JK、D、T等 B、主从型和维持阻塞型C、TTL型和MOS型 D、上述均包括9、为避免“空翻”现象，应采用（ B ）方式的触发器

27、。A、主从触发 B、边沿触发 C、电平触发10、为防止“空翻”，应采用（ C ）结构的触发器。A、TTL B、MOS C、主从或维持阻塞11、JK 触发器要时钟信号的作用下，要使，以下输入端连线不能为（ C ）A J=K=0 B J=Q, C J=K=Q D J=Q,K=012、下列触发器中有约束条件的是（ A ）A、基本RS触发器 B、边沿D触发器C、主从JK触发器 D、T触发器13、对于JK触发器，输入J0，K1，CLK脉冲作用后，触发器的次态应为（ A ）。 A:0 B:1 C:Q D:不确定 14、触发器的状态转换图如下，则它是：（ D ） A:T触发器 B:SR触发器 C:JK触发器

28、 D:D触发器15、欲使D触发器按工作，应使输入D=（ D ）。 A:0 B: C:Q D: 16、采用主从结构的触发器,则触发方式为( B ） A:电平触发方式 B:脉冲触发方式 C:边沿触发方式 D:不确定17、对于JK触发器已知Q=0，若要使Q*=1，则：（ A ） A:J=0 ，K= 0 B:J=0 ，K= 1 C:J=1 ，K= 0 D:不确定 18、T触发器中，当T=1时，触发器实现（ C ）功能。 A:置1 B:置0 C:计数 D:保持19、下列触发器中，没有约束条件的是（ D ） A:基本RS触发器 B:主从RS触发器 C:同步RS触发器 D:边沿D触发器20、对于JK触发器，

29、若JK，则可完成（ B ）触发器的逻辑功能 A:SR触发器 B:T触发器 C:D触发器 D:T触发器21、T触发器的功能是（ D ）A 翻转、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻转、保持 第5单元 能力训练检测题 一、填空题1、时序逻辑电路通常由 组合逻辑电路 和 存储电路 两部分组成。2、根据时序逻辑电路按各位触发器接受 时钟脉冲控制 信号的不同，可分为 同 步时序逻辑电路和 异 步时序逻辑电路两大类。3、通常用 驱动方程 、 状态方程 和 输出方程 来描述时序逻辑电路。4、时序逻辑电路按照各位触发器触发器的时钟脉冲是否相同可分为 同步时序逻辑电路 和 异步时序

30、逻辑电路 两大类。5、时序逻辑电路中仅有存储电路输出时，构成的电路类型通常称为 莫尔 型时序逻辑电路；如果电路输出除存储电路输出外，还包含组合逻辑电路输出端时，构成的电路类型称为 米莱 型时序逻辑电路。6、可以用来暂时存放数据的器件称为 寄存器 ，若要存储4位二进制代码，该器件必须有 4位 触发器。7、时序逻辑电路中某计数器中的无效码若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入 有效循环体 ，使无效码不再出现的能力称为 自启动 能力。8、若构成一个六进制计数器，至少要采用 三 位触发器，这时构成的电路有 6 个有效状态， 2 个无效状态。9、通常模值相同的同步计数器比异步计

31、数器的结构 复杂 ，工作速度 快 。10、用集成计数器CC40192构成任意进制的计数器时，通常可采用反馈 预置 法和反馈 清零 法。11、寄存器分为_基本寄存器_和_移位寄存器_两种。二、判断题1、集成计数器通常都具有自启动能力。 （对）2、使用3个触发器构成的计数器最多有8个有效状态。 （对）3、同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。 （错）4、利用一个74LS90可以构成一个十二进制的计数器。 （错）5、莫尔型时序逻辑电路，分析时可以不写输出方程。 （对）6、十进制计数器是用十进制数码“09”进行计数的。 （错）7、利用集成计数器芯片的预置数功能可获得任意进制的计数器。 （

32、对）8、移位寄存器 74LS194 可串行输入并行输出，但不能串行输入串行输出。（）三、选择题（每小题2分，共20分）1、描述时序逻辑电路功能的两个必不可少的重要方程式是（ B ）。A、次态方程和输出方程 B、次态方程和驱动方程 C、驱动方程和时钟方程 D、驱动方程和输出方程2、用8421BCD码作为代码的十进制计数器，至少需要的触发器个数是（ C ）。A、2 B、3 C、4 D、53、按触发器状态转换与时钟脉冲CP的关系分类，计数器可分为（ A ）两大类。A、同步和异步 B、加计数和减计数 C、二进制和十进制4、利用中规模集成计数器构成任意进制计数器的方法是（ B ）A、复位法 B、预置数法

33、 C、级联复位法5、在下列器件中，不属于时序逻辑电路的是（ C ）A、计数器 B、序列信号检测器 C、全加器 D、寄存器6、Mealy型时序逻辑电路的输出（ C ）A、只与当前外部输入有关 B、只与电路内部状态有关C、与外部输入和内部状态都有关 D、与外部输入和内部状态都无关7、时序逻辑电路中必须有（ B ） A、输入逻辑变量 B、时钟信号 C、计数器 D、编码器0000010100111001011101118、某计数器的状态转换图如下，其计数的容量为( B )A 八 B. 五 C. 四 D. 三9、如果要构成52进制的计数器，需要74LS160 A 片。 A. 2 B. 4 C. 5 D.

34、 610、下图时序逻辑电路是（ D ） A:Moore型同步时序逻辑电路 B:Moore型同步时序逻辑电路 C:Mealy型同步时序逻辑电路 D:Mealy型异步时序逻辑电路 11、8位移位寄存器，串行输入时经（ D ）个脉冲后，8位数码全部移入寄存器中。 A:1 B:2 C:4 D:8 12、构成一个五进制的计数器至少需要（ C ）个触发器 A:5 B:4 C:3 D:213、下图时序逻辑电路是（ B ） A:Moore型同步时序逻辑电路 B:Moore型同步时序逻辑电路 C:Mealy型同步时序逻辑电路 D:Mealy型异步时序逻辑电路14、下列说法正确的是（ C ） A:时序电路中两个相

35、同的状态叫等价状态 B:时序电路中的两个等价状态在相同的输入下输出相同，但次态不同 C:时序电路中的两个等价状态在相同的输入下输出相同，次态也相同 D:时序电路中的两个等价状态在相同的输入下输出不同，但次态相同15、下列说法正确的是（ C ） A:时序逻辑电路某一时刻的电路状态仅取决于电路该时刻的输入信号 B:时序逻辑电路某一时刻的电路状态仅取决于电路进入该时刻前所处的状态 C:时序逻辑电路某一时刻的电路状态不仅取决于当时的输入信号，还取决于电路原来的状态 D:时序逻辑电路通常包含组合电路和存储电路两个组成部分，其中组合电路是必不可少的。16、有一个左移移位寄存器，当预先置入1011后，其串行

36、输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-0111第7单元 能力训练检测题 一、填空题：1、一个存储矩阵有64行、64列，则存储容量为 4096 个存储单元。2、半导体存储器按照存、取功能上的不同可分为 只读存储器ROM 和 随机存取存储器RAM 两大类。其中 只读存储器ROM 事先存入的信息不会因为下电而丢失；而 随机存取存储器RAM 关闭电源或发生断电时，其中的数据就会丢失。3、RAM主要包括 地址译码器 、 存储矩阵 和 读/写控制 电路三大部分。4、ROM按照存储信息写入方式的不同可分为 固定 ROM、 可编程的 PROM、 可光擦除可编程 的EPROM和 可电擦除可编程 的E2PROM。二、选择题1、一片容量为10244位的存储器，表示有（ C ）个存储单元。A、1024 B、4 C、4096 D、82、只能读出不能写入，但信息可永久保存的存储器是（ A ）A、ROM B、RAM C、PRAM 第9单元1、555定时器不可以组成 D 。A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器2、多谐振荡器有-（ C