数字电子技术试卷复习资料.doc

《数字电子技术试卷复习资料.doc》由会员分享，可在线阅读，更多相关《数字电子技术试卷复习资料.doc（68页珍藏版）》请在沃文网上搜索。

1、.数字电子技术试卷(1)一 填空（16）1十进制数123的二进制数是 1111011；十六进制数是 7B。2100001100001是8421BCD码，其十进制为861 。3逻辑代数的三种基本运算是 与， 或 和 非。4三态门的工作状态是 0， 1 ， 高阻。5描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图。6施密特触发器的主要应用是 波形的整形 。7设4位D/A转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。8实现A/D转换的主要方法有 ， ， 。二 判断题（10）1BCD码即8421码 （ 错 ）2.八位二进制数可以表示256种不同状态。

2、（ 对 ）3TTL与非门与CMOS与非门的逻辑功能不一样。 （ ）4多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。 （对 ）5计数器可作分频器。 （ 对 ）三化简逻辑函数（14）1用公式法化简，化为最简与或表达式。解；2用卡诺图化简，化为最简与或表达式。四电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15）解；， ，全加器，Y为和，为进位。五触发器电路如图2（a）,（b）所示，写出触发器的次态方程； 对应给定波形画出Q端波形（设初态Q0）(15)解；（1），（2）、六试用触发器和门电路设计一个同步的五进制计数器。（15） 七用集成电路定时器

3、555所构成的自激多谐振荡器电路如图3所示，试画出VO，VC的工作波形，并求出振荡频率。（15） 数字电子技术试卷(2)三 填空（16）1十进制数35.85的二进制数是；十六进制数是。2逻辑代数中逻辑变量得取值为 0、1。3组合逻辑电路的输出状态只与 当前输入有关而与电路 原状态无关。4三态门的输出有0、1、高阻，三种状态，当多个三态门的输出端连在一根总线上使用时，应注意 只能有1个三态门被选通。 。5触发器的基本性质有 有两个稳态，在触发信号作用下状态可相互转变，有记忆功能6单稳态触发器的主要应用是 延时 。7设6位D/A转换器的满度输出电压位6.3伏，则输入数字量为110111，输出模拟电

4、压为 。8一个8K字节的EPROM芯片，它的地址输入端的个数是 13 。 判断题（10）1数字电路中，化简逻辑函数的目的是为了所设计的逻辑电路更简单，更经济，而且其功能不变。 （对 ） 2二进制数1001和二进制代码1001都表示十进制数。 （ 错 ） 3触发器的输出状态完全由输入信号决定。 （ 错 ）4模拟量送入数字电路前，须经A/D转换。 （ 对 ） 5多谐振荡器常作为脉冲信号源使用。 （对 ） 三化简逻辑函数（14）1用公式法化简，化为最简与或表达式。2用卡诺图化简，化为最简与或表达式。四设计一个8421码的检码电路。要求当输入大于等于3、小于等于7时电路输出为1，否则电路输出为0。要求

5、列出真值表，写出逻辑函数式，画出逻辑图。（15） 五触发器电路如图1（a）,（b）所示，写出触发器的次态方程； 对应给定波形画出Q端波形（设初态Q0）。(15)六分析图2电路实现何种逻辑功能，其中X是控制端，对X0和X1分别分析，设初态为 。（要求写出电路方程，列出状态转换表或图，说明其逻辑功能，并说明电路能否自启动）（15） 七试用8选1数据选择器和74LS161芯片设计序列信号发生器。芯片引脚图如图3所示，序列信号为11001101（左位为先）。（15）数字电子技术试卷(3)四 填空（16）1十进制数86的二进制数是；8421BCD码是。2在Y=AB+CD的真值表中，Y1的状态有 个。34

6、位二进制数码可以编成个代码，用这些代码表示09十进制输的十个数码，必须去掉 代码。4描述触发器逻辑功能的方法有 。5若Q1，J=0，K=1，则。6设ROM地址为，输出为，则ROM的容量为 。7一个8位二进制D/A转换器的分辨率为0.025，则输入数字量为11010011时，输出模拟电压为 。 8 和 是衡量A/D、D/A转换器性能优劣的主要指标。 五 回答问题（10）1已知XY=XZ，则Y=Z，正确吗？为什么？2五位环形计数器的时钟频率为10KHz,其输出波形的频率是多少？三化简逻辑函数（14）1用公式法化简，化为最简与或表达式。2用卡诺图化简，化为最简与或表达式。四由双4选1数据选择器组成的

7、电路如图1所示，写出的表达式。列出的真值表。（15）五某室由3台计算机工作站，请用红、黄、绿3种指示灯设计一个监视电路，要求：3台计算机正常工作时，绿灯亮；只一台出故障时黄灯亮；有两台出故障时，红灯亮；若3台计算机同时出故障时，则黄灯和红灯都亮。试用门电路设计。要求：列出真值表，写出逻辑函数式，画出逻辑电路图。（15） 六触发器电路及输入波形如图2所示，要求：写出电路方程，画出与Y的对应波形。(设的初态为11)（15） 七试用中规模集成十六进制计数器74LS161芯片设计一个十三进制计数器，要求必须包括0000和1111状态，利用C端左进位输出。芯片引脚图如图3所示。（15）数字电子技术试卷(

8、4)六 填空（16）1十进制数3.5的二进制数是；8421BCD码是。2在的结果是 。3D触发器的状态方程为，如果用D触发器来实现T触发器的功能，则T、D间的关系为 。4一个64选1的数据选择器，它的选择控制端有 个。56位D/A转换器满度输出电压为10伏，输入数字为001010时对应的输出模拟电压为伏。 6一片64K8存储容量的只读存储器ROM，有条地址线，有 条数据线。7 由555定时器构成的单稳态触发器，输出脉宽。8 和 是衡量A/D、D/A转换器性能优劣的主要指标。 七 回答问题（10）1已知XY=XZ，则Y=Z，正确吗？为什么？2已知X+Y=XY，则X=Y，正确吗？为什么？ 三化简逻

9、辑函数（14）1用公式法化简，化为最简与或表达式。2用卡诺图化简，化为最简与或表达式。四分析图1所示电路，要求列出的逻辑表达式和真值表，并说出电路的逻辑功能指出输入变量和输出函数的含义。（15）五触发器电路如图2（a）,（b）所示，写出触发器的次态方程； 对应给定波形画出Q端波形（设初态Q0）(15)六试用D触发器及少量门器件设计，状态转换图为模为3的同步计数器。要求有设计过程。（15） 七用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出VO，VC的工作波形，并求出振荡频率。（15） 数字电子技术试卷5一选择题（从每小题的四个备选答案中，选出一个正确答案，并将其填在括号，每小

10、题2分，共20分）1 将十进制数（3.5）10转换成二进制数是 （ ） 11.11 10.11 10.01 11.102. 三变量函数的最小项表示中不含下列哪项 ( ) m2 m5 m3 m73.一片64k8存储容量的只读存储器（ROM），有 ( ) 64条地址线和8条数据线 64条地址线和16条数据线 16条地址线和8条数据线 16条地址线和16条数据线4. 在ADC工作过程中，包括保持a，采样b，编码c，量化d四个过程，他们先后顺序应该是 abcd bcda cbad badc5.以下各种ADC中，转换速度最慢的是 ( ) 并联比较型 逐次逼进型 双积分型 以上各型速度相同6. 一个时钟占

11、空比为1：4，则一个周期高低电平持续时间之比为 ( ) 1：3 1：4 1：5 1：67. 当三态门输出高阻状态时，输出电阻为 ( ) 无穷大 约100欧姆 无穷小 约10欧姆8.通常DAC中的输出端运算放大器作用是 ( ) 倒相 放大 积分 求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是 ( ) 16 32 162 21610.一个64选1的数据选择器有（ ）个选择控制信号输入端。 ( ) 6 16 32 64二判断题（20分）1 两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（ ）2三态门输出为高阻时，其输出线上电压为高电平（ ）3 前进位加法器比串行

12、进位加法器速度慢（ ）4译码器哪个输出信号有效取决于译码器的地址输入信号（ ）5五进制计数器的有效状态为五个（ ）6施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ ）7当时序逻辑电路存在无效循环时该电路不能自启动（）8RS触发器、JK触发器均具有状态翻转功能（ ）9D/A的含义是模数转换（ ）10构成一个7进制计数器需要3个触发器（ ）三、简答题（每小题5分，共10分）1用基本公式和定理证明下列等式： 。2请写出RS、JK触发器的状态转移方程，并解释为什么有的触发器有约束方程。四用卡诺图化简以下逻辑函数 （每小题5分，共10分） 1 2，给定约束条件为ABCD0五一个

13、组合电路具有3个输入端A,B,C，一个输出端Y，其输入和输出波形如图1所示，使用或非门设计电路。（15分）六8选1数据选择器CC4512的逻辑功能如表4.1所示。试写出图2所示电路输出端Y的最简与或形式的表达式。（10分） 七如图3所示电路的计数长度N是多少？能自启动吗？画出状态转换图。（15分）数字电子技术试卷(06)一、 数制转换（）、（）（ ）（）、（）（）（）、（127）（）（ ）、（）（）、（）原码（）反码=( )补码二、选择填空题（）、以下的说法中，是正确的。a) 一个逻辑函数全部最小项之和恒等于b）一个逻辑函数全部最大项之和恒等于c）一个逻辑函数全部最大项之积恒等于d）一个逻辑函

14、数全部最大项之积恒等于）、若将一个异或门（输入端为、）当作反相器使用，则、端应连接。a ）或有一个接 b）或有一个接c）和并联使用d）不能实现 ）、已知、是或非门构成的基本触发器的输入端，则约束条件为。a ） b）c）d） ）、用级触发器可以记忆种不同的状态。a ） b）c） d）、由3级触发器构成的环形和扭环形计数器的计数模值依次为。a ）和 b）和c）和 d）和三、用卡诺图化简法将下列逻辑函数化为最简与或形式（）（1）、（）、，给定约束条件为：四、 证明下列逻辑恒等式（方法不限）（）（）、（）五、 设计一位二进制全减器逻辑电路。（，：被减数，：减数，：借位输入，：差，另有：借位输出）（）六

15、、分析如下时序电路的逻辑功能。、和是三个主从结构的触发器，下降沿动作，输入端悬空时和逻辑状态等效。（）七、如图所示，用555定时器接成的施密特触发器电路中，试求：（）（）当，而且没有外接控制电压时，、及值。（）当，外接控制电压时，、及各为多少。电子技术试卷(07)二、 数制转换（12）1、（）（）（）2、（）（）（）3、（）（）（ ）4、（）（）5、（）原码（）反码=( )补码二、选择填空题（12）1）、以下的说法中，是正确的。a) 一个逻辑函数全部最小项之和恒等于b）一个逻辑函数全部最大项之和恒等于c）一个逻辑函数全部最大项之积恒等于d）一个逻辑函数全部最大项之积恒等于2）、已知、是与非门构

16、成的基本触发器的输入端，则约束条件为。a ） b）c） d）3）、若触发器的原状态为，欲在作用后仍保持为状态，则激励函数的值应是。a ）=1， b），c）， d），4）、同步计数器是指的计数器。a ）由同类型的触发器构成。b）各触发器时钟端连在一起，统一由系统时钟控制。c）可用前级的输出做后级触发器的时钟。d）可用后级的输出做前级触发器的时钟。）、同步四位二进制计数器的借位方程是，则可知的周期和正脉冲宽度为。a ）个周期和个周期。b）个周期和个周期。c）个周期和个周期。d）个周期和个周期。三、用卡诺图化简法将下列逻辑函数化为最简与或形式（12）（1）、（2）、Y（，）=（m，m，m，m，m），

17、给定约束条件为：mmmmm六、 证明下列逻辑恒等式（方法不限）（12）（1）、（2）、五、分析下图所示电路中当A、单独一个改变状态时是否存在竞争冒险现象？如果存在，那么都发生在其它变量为何种取值的情况下？（16）六、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图（20）。七、如图所示，用反相器组成的施密特触发器电路中，若，试求电路的输入转换电平、以及回差电压。（16）数字电子技术试卷(08)三、 数制转换（）：1、（）（）（）2、（）（）（）3、（）（）（ ）4、（）原码（）反码=( )补码5、（）原码（）反码=( )补码二、选择填空题（）、主从触发器

18、是。a ）在上升沿触发 b）在下降沿触发c）在稳态触发d）与无关 )、触发器的特性方程是。a ） b）c）d) ）、用级触发器可以记忆种不同的状态。a ） b）c） d）、存在约束条件的触发器是。a ）基本触发器 b）D锁存器c）触发器 d）触发器）、构成模值为的二进制计数器，需要级触发器。a ） b）c） d）三、判断题：判断下列说法是否正确，正确的打“”，错误的打“”。（）、个“”连续异或的结果是。（）、已知逻辑，则。（）、已知逻辑，则。（）、函数连续取次对偶，不变。 （）、正“与非”门也就是负“或非”门。（）四、用卡诺图化简法将下列逻辑函数化为最简与或形式（）（）、（）、，给定约束条件为

19、：五、 证明下列逻辑恒等式（方法不限）（）（1）、（）、（）、六、试画出用线线译码器和门电路产生如下多输出逻辑函数的逻辑电路图。（：输入、；输出）（）七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。（）八、试叙述施密特触发器的工作特点及主要用途。（） 数字电子技术试卷(09)四、 数制转换(10)：、（）（）（）、（）（）（）、（0）（）（ ）、（）原码（）反码=( )补码、（）原码（）反码=( )补码二、选择填空题（）、同步计数器是指的计数器。a ）由同类型的触发器构成。b）各触发器时钟端连在一起，统一由系统时钟控制。c）可用前级的输出做后级触发

20、器的时钟。d）可用后级的输出做前级触发器的时钟。）、已知是同步十进制计数器的触发器输出，若以做进位，则其周期和正脉冲宽度是。a ）个周期和个周期。b）个周期和个周期。c）个周期和个周期。d）个周期和个周期。）、若四位同步二进制计数器当前的状态是，下一个输入时钟脉冲后，其容变为。a ）b）c）d）、若四位二进制加法计数器正常工作时，由状态开始计数，则经过个输入计数脉冲后，计数器的状态应是。a ）b）c）d）、在下列功能表示方法中，不适合用于时序逻辑电路功能表示方法的是。a ）状态转换图b）特性方程c）卡诺图d）数理方程三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式（10）（1）

21、、（2）、四、用卡诺图化简法将下列逻辑函数化为最简与或形式（10）（1）、（2）、Y（，）=（m，m，m，m），给定约束条件为：mmmm五、 证明下列逻辑恒等式（方法不限）（10）（1）、（2）、六、试用四位并行加法器74LS283设计一个加/减运算电路。当控制信号时它将两个输入的四位二进制数相加，而时它将两个输入的四位二进制数相减。允许附加必要的门电路。（74LS283：输入变量(A3A2A1A0)、(B3B2B1B0)及，输出变量(S3S2S1S0)及）(15)七、对某同步时序电路，已知状态表如下表所示，若电路的初始状态，输入信号波形如图所示，试画出、 的波形（设触发器响应于负跳变）(15

22、)。 X 01110 0011 01 1八、在图所示的权电阻网络D/A转换器中，若取，试求当输入数字量为d3d2d1d0=0101时输出电压的大小(15)。数字电子技术试卷(10)五、 数制转换（）：、（）（）（）、（17 ）（）（ ）、（）（）、（）原码（）反码=( )补码、（）原码（）反码=( )补码二、选择填空题（）1）、若将一个异或门（输入端为、）当做反相器使用，则、端应连接。a ）或有一个接 b）或有一个接c）和并联使用d）不能实现 2）、由级触发器构成的二进制计数器，其模值。a ） b）c）d）3）、已知是同步十进制计数器的触发器输出，若以做进位，则其周期和正脉冲宽度是。a ）个周

23、期和个周期。b）个周期和个周期。c）个周期和个周期。d）个周期和个周期。4）、在下列功能表示方法中，不适合用于时序逻辑电路功能表示方法的是。a ）状态转换图b）特性方程c）卡诺图d）数理方程5）、用反馈复位法来改变位二进制加法计数器的模值，可以实现模值围的计数器。a ）b）c）d）三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式（） （）、（）、四、用卡诺图化简法将下列逻辑函数化为最简与或形式（）（）、（）、Y（，）=（m，m，m，m，m，m），给定约束条件为：mmmm五、证明下列逻辑恒等式（方法不限）（）（1）、（）六、分析下图所示电路中当A、单独一个改变状态时是否存在竞争冒

24、险现象？如果存在，那么都发生在其它变量为何种取值的情况下？（）七、试分析下图所示时序电路，画出其状态表和状态图。设电路的初始状态为，画出在图示波形图作用下，和 的波形图（）。八、比较并联比较型A/D转换器、逐次渐近型A/D转换器和双积分型A/D转换器的优缺点，指出它们各适于哪些情况下采用（）。数字电子技术试卷(11)一、 选择（20分）1、一个四输入端与非门，使其输出为0的输入变量取值组合有 种。A.15 B.7 C.3 D.12、对于JK触发器，若J=K，则可完成 触发器的逻辑功能。A.RS B.D C.T D.T3、为实现将JK触发器转换为D触发器，应使 。A.J=D,K= B. K=D,

25、J= C.J=K=D D.J=K=4、多谐振荡器可产生 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波5、石英晶体多谐振荡器的突出优点是 。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭6、把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.207、N个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C. D. 2N8、同步时序电路和异步时序电路比较，其差异在于后者 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与部状态有关9、五个D触发器构成环形计数器，其计数长度为 。A.5 B.10

26、 C.25 D.3210、一位8421BCD码计数器至少需要 个触发器。A.3 B.4 C.5 D.10二、 填空题（20分）1、逻辑函数F=+B+D的反函数= 。2、逻辑函数F=A（B+C）1的对偶函数是 。3、已知函数的对偶式为+，则它的原函数为 。4、时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。5、如下图题2-5a和图题2-5b所示的电路，写出对应的逻辑关系表达式图题2-5b图题2-5aY1= ， Y2= 6、完成数制转换（11011.110）2 =（ ）10 = （ ）16（29）10 =（ ）2 = （ ）16三、 （12分）用卡诺图法化简下列函数为最简与

27、或式，并用与非门实现电路（1） F1（A，B，C，D）=m（2，3，6，7，8，10，12，14）（2） F2（A，B，C，D）=四、 （15分）试画出用3线-8线译码器74LS138和必要的门电路产生如下多输出逻辑函数的逻辑图74LS138功能表如表题4，74LS138逻辑电路图如图题4表题4S1A2A1A001111111111111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110图题4五、 （13分）施密特触发器CT101

28、4组成图题5a所示电路，图题5b为CT1014的电压传输特性曲线，试定性画出Va和Vo处的波形。图题5a图题5b六、 20分）分析图题6所示电路的功能，画出电路的转换图和时序图。说明电路能否自启动。图题6数字电子技术试卷(12)一、 选择题（20分）1. 一个四输入端与非门，使其输出为0的输入变量取值组合有 种A.15，B.7 C.3 D.12. 已知（111）X=（1057）10，则X= 。A.4 B.8C.16D.323. 当逻辑函数有n个变量时，共有 个变量取值组合？ A. n B. 2n C. n2 D. 2n4. 在何种输入情况下，“与非”运算的结果是逻辑0。 A全部输入是0 B.任

29、一输入是0 C.仅一输入是0 D.全部输入是15. 一个触发器可记录一位二进制代码，它有 个稳态。A.0 B.1 C.2 D.3 E.46存储8位二进制信息要 个触发器。A.2 B.3 C.4 D.87对于D触发器，欲使Qn+1=Qn，应使输入D= 。A.0 B.1 C.Q D.8下列触发器中，没有约束条件的是 。A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器9若在编码器中有50个编码对象，则要求输出二进制代码位数为 位。 A.5 B.6 C.10 D.5010.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用

30、级触发器。A.2 B.3 C.4 D.8二、 填空题（20分）1一个基本RS触发器在正常工作时，它的约束条件是+=1，则它不允许输入= 且= 的信号。2.数字电路按照是否有记忆功能通常可分为两类： 、 。3时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。4. 描述同步时序电路有三组方程，指的是 、 和 5. 写出图2-5所示函数Y1和Y2的逻辑表达式。设电路元件参数的选取满足逻辑要求。图题2-5Y1= Y2= 6、完成数制转换 （78.8）16=（ ）10（76543.21）8=（ ）16 （110110111）2=（ ）10=（ ）16三、 （10分）用卡诺图法将逻辑函数化为最简与或式。（1） Y1（ABCD）=m（0，1，2，3，4，6，8，9，10，11，14）（2） Y2=四、 （15分）试利用3线-8线译码器74LS138设计一个多输出的组合逻辑电路。输出的逻辑函数式为1） Z1=2） Z2=Z3） Z3=4） Z4=74LS138功能表如表题4，74LS138逻辑电路图如图题4表题4S1A2A1A0011111111111111