智力竞赛抢答器的设计.doc

《智力竞赛抢答器的设计.doc》由会员分享，可在线阅读，更多相关《智力竞赛抢答器的设计.doc（20页珍藏版）》请在沃文网上搜索。

1、智力竞赛抢答器 1 设计任务描述 1.1 设计题目：智力竞赛抢答器1.2 设计要求1.2.1 设计目的(1)掌握抢答器的构成、原理与设计方法(2)熟悉集成电路的使用方法。1.2.2 基本要求(1)要求实现四组抢答一组抢答后，其余三组抢答无效；(2)本组抢答后，各组独立的灯光显示，抢答音响发声，并用数码管显示本组组号；(3)裁判桌上公共组别显示；(4)抢答时间定时电路。1.2.3 发挥部分(1)对错音响告知电路(2)对错灯光告知电路2 设计思路对于竞赛抢答器，似乎都不陌生，然而正是这些常见的我们认为简单的东西给我们提供了开拓眼界，增长知识的机会！2.1 基本思路要设计一个四路竞赛抢答器，当然要求

2、有屏蔽功能，还要有各组独立的灯光显示，抢答开始倒计时。基本要求满足后，需要进行发挥，比如，设计一个对错音响告知电路，可以通过555B多谐振荡器，蜂鸣器来实现。还可以增加对错灯光提示电路，通过裁判控制开关，LED数码管来实现,这样就能来判断每组抢答的对错。2.2 控制触发各组抢答的过程可以用触发器，因为抢答是一个瞬态过程，可以用常开开关的瞬态过程来控制触发器的J端，再加上门电路的控制返回来控制触发器的CP端实现屏蔽，使其他人抢答无效。2.3 灯光显示各组独立的灯光显示，当最先抢答的一组触发触发器的脉冲，通过适当的门电路来控制发光二极管发光，从而可通过灯光判别最先抢答的组别，由于屏蔽作用自动使得其

3、他组别抢答无效，因此其他组别的灯光也不能显示，基本要求满足！2.4公共组别显示裁判桌上的公共组别显示，由于有四组进行抢答，所以用LED数码管更直观更简洁。要显示十进制数，需要对触发器的输出进行编码译码，因此要用到编码器和译码器，最后要运用七段显示器直观的显示结果。2.5定时定时电路的设计：当裁判按下控制开关时，需要对抢答时间进行限定，若在限定的时间内没有人抢答，则代表抢答超时，抢答无效，裁判清零，进行下一轮的抢答。若有人进行抢答，则定时电路清零。对于定时电路，需要设定计数频率和计数时间，时间长短可通过计数器的置数端实现，频率则需要多谐振荡电路产生。具体要通过一个多谐振荡器产生脉冲，由于电脑运行

4、原因，直接与计数器相连接，所以没有进行分频设置。使最终脉冲频率为1HZ，达到最佳计时效果。设置抢答定时电路时，经多谐振荡电路产生的脉冲加在可逆计数器的脉冲端，两个计数器并行连接预置12秒，经译码显示器和显示器进行减法运算，当有人进行抢答时，计数器清零端接通，开始进行答题。当无人抢答至0时抢答结束，裁判清零，完成一个完整抢答过程。 3 设计方框图4 各部分电路设计及参数计算 竞赛抢答器的设计电路主要有屏蔽电路,编码、译码、显示电路，计数、显示电路和发声电路。4.1屏蔽电路图4.1.1 抢答屏蔽电路原理图 图示电路由四个JK触发器和或门、与门、非门构成控制回路，S1S4为各自抢答开关是常开的控制开

5、关。没有人抢答时，开关S1S4处于断开状态为低电平，JK触发器的CP端一直供给高频脉冲信号，始终保持JK触发器工作状态，此时由于J端为低电平，K端为低电平，所以输出Q=0。当有人抢答时按下触点开关J端获得一脉冲信号上升沿使得输出Q=1，裁判控制端开关始终接+5V的高电平，而K端始终通过电阻接地，处于低电平。由JK触发器功能表可知，当J=1，K=0（CP上升沿）时，输出Q=1。所以，当没有人抢答时，四个JK触发器的输出全部为低电平，经或门再经非门后变为高电平，此时如果有人抢答，例如第一组抢答，则S1闭和后瞬间断开，对应的触发器得到一个瞬态高电平，即由原来的低电平变为高电平又变回低电平，从而有了一

6、个上升沿，对应的输出端为作用。这时如果有其他组抢答，则由于脉冲信号被屏蔽没有上升沿的CP脉冲而抢答无效,高电平，经过与门和非门后变为低电平，再与脉冲信号相与，因此起到了屏蔽脉冲信号的,实现屏蔽功能。当一轮抢答结束后，裁判清零，即按下常开开关S0，此时，四个JK触发器的清零端工作，使得输出Q由高电平变为低电平，回到初态，此时可以进行下一轮的抢答。 另外，图中还有各组独立的灯光显示电路，由电阻和发光二极管构成。哪一组最先抢答，其对应的触发器输出高电平，从而对应的二极管发光，由于上面所解释的屏蔽功能使得其他组的触发器输出低电平，导致对应的二极管不发光，所以能确定哪一组最先抢答4.2编码、译码、显示电

7、路 图4.2.1组别显示原理图图中74HC147是10线4线优先编码器，输入低电平有效，反码输出8421BCD码。由于是低输入有效，所以将对应各触发器的反码输出端，由于是反码输出，所以经过译码器之前得先经过非门变回原码。74LS48是共阴极的显示译码器，所以后面要接共阴极的显示器。如果第一组最先抢答，则显示器最终显示1，第二组则显示2，同理可显示3，4。4.3多谐振荡电路 图4.3.1输出波形 图4.3.2多谐振荡电路原理图图中是由555定时器构成的多谐振荡器，它的作用是向74LS192可逆计数器提供脉冲。555定时器构成的多谐振荡器，接通电源后，电容C被充电，VC上升，当VC上升到3/2VC

8、C时，触发器被复位，同时放电BJT T导通，此时VO为低电平，电容C通过R2和T放电，使VC下降。当VC下降到1/3VCC时，触发器又置位，VO为高电平。为了符合实际操作要求，应该选用合适的器件。因为 f=1.43/（R1+2R2）,所以在选择器件时要经过计算。选取f=1KHZ,而通常C取10nF,R1，R2应该等于10千欧左右。4.4计数译码显示电路 图4.4.1计数译码显示电路 计数器预置端接裁判控制电路输出端，最初输出低电平，所以计数器置数为12，多谐振荡电路输出端接计数器减计数端，减法计数器计数频率为1HZ，触发器控制电路输出接计数器清零端。当开始抢答时，减计数器开始工作，过程中如果有

9、人抢答，显示器显示为零，抢答时间内无人抢答时，直至为零，抢答结束，裁判控制开关，开始下一轮抢答。4.5发声电路 图4.5.1输出波形图4.5.2发声电路 此电路是由一个555多谐振荡器组成的发声电路，多谐振荡电路是一种矩形波产生电路，这种电路不需要外加触发信号，便能持续的，周期性的自行产生矩形波音频信号，阻抗匹配器推动压电蜂鸣片发声。压电蜂鸣片由锆钛酸铅压电材料构成。在瓷片的两面镀上银电极，经极化和老化处理后，再与黄铜片或者不锈钢片粘在一起。裁判控制的发声电路控制开关与多谐振荡器相连。当选手抢答之后，开始答题，当答题错误时，裁判按下控制开关，使其处于工作状态，从而蜂鸣器发声，告知选手答错。5

10、工作过程分析为了实现抢答器的屏蔽功能，我采用了JK触发器和基本门电路组合控制JK触发器输入信号，能很好的实现此功能。始终提供高频CP信号保持JK触发器工作，K始终接低电平，J接抢答开关，抢答前通过下拉电阻接地保持低电平，对于JK触发器来说，当J为高电平，K为低电平时,输出为高电平。无人抢答时,触发器的J端和K端都通过下拉电阻接地,所以此时输出为低电平,输出的低电平经过或门和非门后变为高电平,此时如果有人抢答,常开开关瞬间闭和断开,J得到了一个上升沿,从而对应的输出端输出高电平。四个触发器的四个输出端经或门和非门后马上变为低电平,再和输入的CP脉冲相与得到低电平从而控制了各CP端，屏蔽了各JK触

11、发器的CP脉冲,无上升沿则不能触发,抢答无效,实现了屏蔽。由上面分析可知只有最先抢答的人才能触发JK触发器,从而各组独立的灯光显示电路中也只有一个发光二极管发光,而此二极管对应最先抢答的组。控制电路的输出与74HC147 10线4线的优先编码器相连接能够实现,完成编码功能。因为屏蔽功效使得四个输出端在同一时刻只能有一个为1,其余的全部为0,所以可以用编码器来将各组触发信息转化为8421BCD码。然而74HC147优先编码器是低有效输入,反码输出的编码器,所以在编码时要注意将控制电路的输出变为低电平有效,8421BCD码要转化为原码再进行译码。译码显示器为共阴极的,所以接显示器时同样要接共阴极的

12、，这里选用74LS48需要上拉电阻,这样就实现了裁判桌上公共组别显示。同时在输出端并联一个显示器显示抢答组组别。抢答定时电路预置时间为12s,通过裁判开关控制抢答倒计时电路.当裁判没按下开关时,控制电路输出为低电平,当裁判按下开关时抢答开始,控制电路输出为高电平在通过非门接入可逆计数器LOAD端（低电平有效）抢答倒计时电路开始工作,当在10s内仍无人抢答，本题作废开始下一题的抢答。当在规定的抢答倒计时内有选手按下开关时，将抢答倒计时清除。显示器显示为零，当答题结束时，裁判按下控制开关，抢答定时电路回到初始设置状态，开始下一轮的抢答。发生电路是一个多谐振荡器和蜂鸣器组合而成，当裁判按下控制开关，

13、多谐振荡电路开始工作，蜂鸣器发声，从而判断答题对错。 6 元器件清单序号型号名称数量174107NJK触发器4274HC147N十线-四线BCD优先编码器1374LS48NBCD七段译码器4474LS192D可预置BCD双时钟可逆计数器25555B多谐振荡器46R2电阻177R-PACK7下拉电阻48CAP NP电容109BUZZER蜂鸣器210SWITCH,SPDT单刀双掷开关311SWITCH,PB_DPST常开开关512CMOS_5V,4049BT集成门电路非门413CMOS_5V,4072BT集成门电路四输入或门314CMOS_5V,4081BD集成门电路双输入与门215LED_RED

14、_RATED红色发光二极管516CMOS_5V,7432N集成门电路双输入或门17 主要元器件介绍7.1 74107 JK触发器 双主从（下降沿）J-K 触发器（有清除端） 简要说明：107 为带清除端的两组 J-K 触发器，其中 54/74107 是主从触发，74LS107 是下 降沿触发，其主要电特性的典型值如下：型号FMAXPDCT54107/CT7410720MHz100mWCT54LS107/CT74LS10745MHz20mW引出端符号：CLK1、CLK2时钟输入端 J1、J2、K1、K2 数据输入端 Q1、Q2、/Q1、/Q2输出端CLR1、CLR2直接复位端（低电平有效）表7.

15、1 74107 JK触发器的功能表输 入输 出LHHLHLLHLLH*H*HHLLLHHHHL触 发HHLHHHHHHLHHL7.2 74LS192十进制可逆计数器74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能,PL为置数端,低有效;CPU 为加计数端,高有效;CPD为减计数端，TCU为非同步进位输出端，低有效;TCD为非同步借位输出端，也为低有效;P0、P1、P2、P3为计数器输入端，MR为清除端，Q0、Q1、Q2、Q3为数据输出端。表 7.2 74LS192的功能表: 输入 输出MRP3P2P1P0Q3Q2Q1Q01000000dcbadcba011 加计数

16、011 减计数7.3 7448七段显示译码器7448七段显示译码器输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。 7448的功能表如表5.3.4所示，它有3个辅助控制端LT、RBI、BI/RBO,现简要说明如下： 7.3.1 灭灯输入BI/RBO BI/RBO是特殊控制端，有时作为输入，有时作为输出。当BI/RBO作输入使用且BI0时，无论其它输入端是什么电平，所有各段输入ag均为0，所以字形熄灭。 7.3.2 试灯输入LT当LT0时，BI/RBO是输出端，且RBO1，此时无论其它输入端是什么状态，所有各段输出ag均为1,显示字形8。该输入端常用于

17、检查7448本身及显示器的好坏.表7.3 7448功能表 7.4 74HC147 优先编码器 74HC147是十线四线优先编码器，输入低电平有效，反码输出8421BCD码，由于是反码输出，所以经过译码器之前先经过非门变回原码。其功能表如下：表7.4 74HC147功能表 输入输出1 2 3 4 5 6 7 8 9H H H HH H H H H H H H HL H H L LL H H H L HL H H H L L HH L L L L H H HH L L H L H H H HH L H L L H H H H HH L H H L H H H H H HH L H L L H H

18、H H H H HH H L HL H H H H H H H HH H H L7.5 555定时器的组成和功能555定时器是一个模拟电路与数字电路相结合的中规模集成电路，其内部结构如图7.5.1。它主要由两个高精度电压比较器A1、A2，一个RS触发器，一个放电三极管和三个5K电阻的分压器而构成。555定时器构成的多谐振荡器，接通电源后，电容C被充电，VC上升，当VC上升到3/2VCC时，触发器被复位，同时放电BJT T导通，此时VO为低电平，电容C通过R2和T放电，使VC下降。当VC下降到1/3VCC时，触发器又置位，VO为高电平。图7.5.1 555定时器内部结构表7.5 555定时器的功

19、能表清零端高触发端TH低触发端Qn+1放电管T功能00导通直接清零12/3Vcc1/3Vcc0导通置012/3Vcc1/3Vcc1截止置111/3VccQn不变保持 小结紧张而又充实的一周数字电路课程设计很快就结束了，虽然时间很紧迫，但在老师和同学的帮助下，最终还是圆满的完成了任务。 因为没有接触过课程设计，所以对课程设计充满了恐惧，刚开始不知从何下手，对课程设计充满了迷茫。第一天老师布置的任务是画原理图，这对我们来说既是考验毅力，也是考验细心程度，用了三个多小时把原理图完成。但是面对那么多的电子器件，复杂的接线原理，我们觉得无从下手。 由于万事入门难，开始阶段，我一度想放弃，但不服输的精神鼓

20、舞着我，我终究没有放弃自己。于是我便每天出入图书馆翻阅有关电子设计的书刊，还向我们上届学长请教有关电子方面的知识，渐渐的我对电子设计产生了兴趣。相关的电子设计也参看过很多，于是乎我便有了自己的设计思路。对自己刚开始设计的电路图也有了改进，经过老师的指导，改正，我的电路图在原理上能够运行了。 确定了自己的原理接线图，接下来我们面对的就是把自己手绘的原理图画到Multisim里，由于以前没有接触过此类的软件，我们用起来非常困难，很多元器件都找不到，这更考验我们的细心程度和耐力，或许是我性格的原因，我总觉得多修改几次会更好，结果浪费了好多时间，最后还得挤时间画，还得反复的修改。 当然，只有明白了原理

21、和每个细节才能有更多的收获，我花更多的时间用在仔细研究上。对线路原理和元器件功能有了更好的认识，对软件的运行有了更深刻的认识，能够熟练的应用画图软件。通过一周的课程设计，我看到了自己的不足，对基础知识的掌握不够透彻，对软件的运用掌握的太慢，还有就是对自己太不自信，遇到困难就容易退缩，等心平气和之后才发觉自己是那么的容易动摇！因为开始犯下的小错误就不敢继续下去了，怀疑自己的思路，这的确浪费了很多时间。发挥部分缺少创新性思维，不能够简单易行的发挥原理电路，这都是今后需要努力的方向。虽然课程设计很快就过去了，但这对我来说意义重大，不仅是一次设计，更是一次对我如何应付困难，如何度过难关的考验，为我以后

22、如何面对困难，如何度过困难做了一个准备！ 致 谢为期一周的数字电子设计结束了，在这一周中通过老师的认真辅导使我对数字电子技术有更深的了解和认识。这也是我大学以来觉得最困难的一次实习工作，在这一周的时间，我十分感谢曲延华老师,她不辞劳苦的为我们详细讲解课程设计的基本要求和基本内容,耐心解答我们的每个问题。 这一周的目标是让我们独立设计一个智力竞赛抢答器，我感到很茫然，不知道自己应该从哪做起，对课程设计很陌生，于是我便常常出入图书馆翻看有关电子设计的相关书目渐渐的有了自己的思路，等到曲延华老师用一上午的时间为我们详细讲解分析课设内容时，我才拿定了自己的设计方案并很快的在纸上画出了自己的原理图，在老

23、师的帮助下修改了原理图的错误，还没有来得及高兴困难又来了，电路通过了审查后用计算机画图时着实让我伤透了脑筋。用绘图软件绘制电路图是一很浩大的工程，平时也没有接触过此类的软件，感觉很困难。好在有老师和同学的帮助让我很快的学会了Multisim的简单应用，能够制做自己的原理图。在这一周期间我每天都过的很充实，白天和自己本组的同学一起研究设计，到了晚上还要抓紧一切时间进行紧张的期末复习。我每晚都睡的很晚但是我没有发过任何牢骚，因为在这一周中，我学到了大量的实际应用知识，电子中很多的器件都是触类旁通的，学会了一种方法，就是通过器件名称推算同类器件的功能和用途，在这周中我的毅力得到了充分的锻炼，虽然很辛

24、苦但是我觉得值得。21世纪是一个信息化的社会，他要求每一个人都掌握必要的实际应用能力，而不是纸上谈兵。所以说实际应用和应变能力才是21世纪最大的财富和资本。这周开始我感觉到了压力很大，起初一点头绪都没有进行的很艰难，但在曲延华老师的认真讲解和指导下，在有限的时间内，充分发挥了自己最大的主观能动性，设计了一次令自己满意的作品。如果没有曲延华老师的指点，我想自己的作品是不会很快完成的。通过这次数字电子课程设计，让我对数字电子产生了浓厚的兴趣，不再局限于苦闷的书本，放开了眼界，才让我恍然大悟原来数电可以这么学习，再次感谢可亲可敬的曲延华老师，是您让我能够熟练掌握数字电子集成器件的基本知识，是您认真的

25、辅导的帮助我修改了一错再错的作品，是您带给我学习数电的快乐。在这一周里，曲老师是最辛苦的，一个人要认真检查所有的设计，还要给我们做答辩，就连午饭时间都很晚才去吃，下午又要接着答辩。最后，要感谢的就是和我一起并肩作战的战友们，没有大家的共同努力，一个又一个的设计难关是无法逾越的，虽然大家有着设计的差异和想法的不同，但是集各家之所长，学到的内容是比自己去深究快很多的。最后在大家的共同努力下，都在规定的时间内完成了自己的任务。参考文献1 康华光.电子技术基础 数字部分 (第四版)。北京:高等教育出版社,20002 尹雪飞,陈克安.集成电路速查大全。西安:西安电子科技大学出版社,19973 黄继昌,郭继忠,张海贵,范伦才,徐巧鱼。数字集成电路应用300例。北京:人民邮电出版社,20024 孙俊人.通用数字电路。北京:中国计量出版社,20015 赵文博 新型常用集成电路速查手册。北京:人民邮电出版社，2006附 录 A1 逻辑电路图附 录 A2 印刷电路板图- 19 -