基于DSP的音频信号发生器的设计及实现毕业论文.doc

《基于DSP的音频信号发生器的设计及实现毕业论文.doc》由会员分享，可在线阅读，更多相关《基于DSP的音频信号发生器的设计及实现毕业论文.doc（55页珍藏版）》请在沃文网上搜索。

1、 目录前言1第1章 系统描述31.1 系统方案选择31.2 本系统的方案31.2.1 方案系统框图31.2.2 DSK5402开发板硬件结构41.2.3 DSK5402系统概述6第2章 音频信号发生器的硬件描述72.1 DSP芯片72.1.1 DSP芯片特点72.1.2 C54x的引脚功能82.2 串行口MCBSP122.3 主机接口13第3章 音频信号发生器的外设163.1 89C51芯片的描述163.1.1 89C51的主要性能高如下163.1.2 89C51的引脚及说明173.2 串口描述193.2.1 RS232接口电路193.2.2 RS232通信原理213.3 声卡21第4章 音频

2、信号发生器设计的算法244.1 DDS算法简介244.2 步长计算查表254.3 DDS的特点25第5章 系统软件设计275.1 DSP程序设计275.2 单片机程序设计27第6章 系统调试及测试296.1 DSP程序编写296.2 把DSP程序转化成单片机程序356.3 程序调试356.3.1 调试流程356.3.2 系统的调试37结论39参考文献40致谢42外文资料翻译43摘 要 本课题介绍了基于DSP芯片TMS320C5402实现正弦信号发生器的设计原理和实现方法。使用TMS320C5402作为数据处理器，AT89C51作为控制器引导并控制DSP芯片。采用直接数字合成（DDS）技术，在D

3、SP上建立一个信号发生器，可产生指定频率（音频范围）的正弦波、方波等信号。该信号发生器所产生的正弦波波形清晰、稳定性好，调频、调幅功能均由软件实现。本设计主要实现正弦音频信号发生器，该系统由DDS模块、单片机控制模块、语音提示、输出运算放大模块、D/A转换模块、幅度控制模块组成。这里介绍一种采用DSP实现的正弦信号发生器，其调幅、调频功能均由软件实现，而且有较好的可扩展性、稳定性，与计算机接口方便。关键词:音频信号发生器，正弦波 ，DSP ，DDSAUDIO SIGNAL GENERATOR BASED ON TMS320C5402 DESIGN AND LMPLEMENTATIONABSTR

4、ACT This design uses TMS320C5402 of DSP chip as a data processor, STC89C51 as a controller to guide and control the DSP chip. use TMS320C5402 as a data processor, STC89C51 as a controller to guide and control the DSP chip. Synthesis of direct sequence (DDS) technology, DSP, a signal generator, can g

5、enerate the specified frequency (audio range) of the sine wave, square wave signal. Synthesis of direct sequence (DDS) technology, DSP, a signal generator, can generate the specified frequency (audio range) of the sine wave, square wave signal. The design of the main sine wave audio signal generator

6、, the system by the DDS module, microprocessor control module, voice prompt, the output operational amplifier module, D/A converter module, rate control module. High-speed direct-sequence synthesis (DDS) technique, D/A and other technology, can generate any frequency sinusoidal signal and a variety

7、of analog and digital modulation signal. Wide frequency range of the system, step small, magnitude and frequency with high accuracy.KEY WORDS： Signal generator，Sine tonic train signal, DSP ,DDS6前言 随着21世纪的到来，人类跨入了信息网络时代。从计算机到移动电话，从家用娱乐使用的VCD, HDTV、多媒体电脑到军用雷达、医用CT仪器等设备，无不由各种各样的电子系统组成。在这些电子系统中，数字化技术的应用

8、比比皆是。虽然不能说这个世界已经是一个数字化的世界，因为这个世界本身主要还是由模拟的信息组成的，但毫无疑问，数字信号处理(Digital Signal Processing, DSP)技术的飞速发展极大地提高了人们对模拟世界的把握能力。可以毫不夸张地说，数字信号处理技术是这个时代核心的技术之一。信号与信号处理是信息科学中近十几年来发展最为迅速的学科之一。信号是信息的载体，所谓信息是指人类对外界事物的感知，而信号处理是指将信号从一种形式变成另一种形式，比如将信号从时域转换到频域，从模拟信号转化为数字信号等。目前，单片机系统以价格低廉、开发环境完备、开发工具齐全、应用资料众多、功能强大且程序易于移

9、植等优点而得到广泛应用。同时，随着信息化进程、计算机科学与技术以及信号处理理论与方法的迅速发展，需要的数据量越来越大，对数据存储也提出了更高要求。课题以易于集成、功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活为基本指导思想。用DSP实现的正弦信号发生器，其调幅、调频功能均由软件实现，而且有较好的可扩展性、稳定性，与计算机接口方便。硬件设计这是一个以TMS320C5402为核心DSP系统，发生波形时，DSP通过接口电路实现对波形参数的控制，产生高精度的正弦波，经模数转换后输出。DSP芯片采用的是TI公司性价比良好的TSM320C5402。它采用修正的增强型哈佛结构，程序和数据分开存放

10、，内部具有8组高度并行总线，一组程序总线、3组数据总线和4组地址总线，从而保证完成并行指令操作。IEEE1149.1标准扫描逻辑电路与能访问片内所有资源的内部扫描电路相连，因而C5402芯片能用其与专用仿真引脚来完成在线仿真。D/A由于信号发生器的精度要求高，数模转换部分采用了AD767。它是12位的并行数字接口芯片。该芯片在单片内包括了输入锁存和高稳定的电压参考源。用DSP设计的正弦信号发生器电路简单，调节方便，误差在万分之一以内，产生的波形失真度较小，而且还有进一步拓展功能，如产生三角波信号、方波信号、直流信号、调制信号等，从而使其能应用到更加广泛的领域中。采用直接数字合成（DDS）技术，

11、在DSP上建立一个信号发生器，可产生指定频率的正弦波、方波等信号。DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。通过本设计旨在掌握DSP芯片的结构、引脚定义，熟悉CCS5000开发环境；掌握DDS信号发生原理；掌握定点运算

12、等特殊处理方法；学会编写串口控制程序。第1章 系统描述1.1 系统方案选择 信号发生器是产生各种电信号的设备，输出的信号应满足一定的技术要求，信号的输出频率号输出电平应在较宽的范围可调并准确定标。由于信号发生器的普遍性和广泛性，因此它的种类繁多。但一般应具备稳定性与准确度高，频率连续可调的特点。 总体设计方案： 方案一：使用传统的模拟电路做正弦波信号发生器，根LC震荡电路过分立元件进行设计，该方案的电路简单，所用的电路元件较少，但分辨率低，难以控制，在频率较高时难以调整，而且分立元件的噪声和分布电容问题不容易解决。考虑在短时间内做出来的困难较大，所以不采用本方案。方案二：使用FPGA构造DDS

13、。本方案采用可编程逻辑器件以其速度高、规模大、可编程，以及有强大EDA软件支持等特性，十分适合实现 DDS技术。但是编程工作量大，由于这次设计准备的CPLD门数不够可能得不到较高质量的信号。并且外围器件较多，容易出错。方案三：采用DSP芯片TMS320C5402实现正弦信号发生器的设计原理和实现方法。该信号发生器所产生的正弦波波形清晰、稳定性好，调频、调幅功能均由软件实现。本设计主要实现正弦音频信号发生器，该系统由DDS模块、单片机控制模块、语音提示、输出运算放大模块、D/A转换模块、幅度控制模块组成。这里介绍一种采用DSP实现的正弦信号发生器，其调幅、调频功能均由软件实现，而且有较好的可扩展

14、性、稳定性，与计算机接口方便。我们采用了这个方案。 1.2 本系统的方案1.2.1 方案系统框图方案系统框图如图1-1所示:图1-1系统框图 各模块说明：（1）PC为电脑，是人机交互的载体。（2）RS232通用串口，可以与PC机、DSP，以及其它串行接口设备进行连接传送数据。（3）单片机AT89C51单元：系统的主控制器，控制其它模块协调。（4）DSP要处理来自RS232和发向AIC23发送的数据，从而达到采集信息和传送声音信号的目的。（5）AIC23B是高性能立体声音频Codec芯片，内置耳机输出放大器，内部高度集成模数转换（ADCs）和数模转换（ADCs）部件，支持单通道MIC和双通道LI

15、NE IN两种输入方式（二选一），且对输入和输出都具有可编程增益调节。用于语音处理，系统构成简单、功能强大。1.2.2 DSK5402开发板硬件结构 开发板硬件结构图如图1-2所示： 图1-2 开发板硬件结构开发板的硬件结构本次只用到串口、声卡、51单片机、DSP芯片、扬声器。接口也在用到串口、耳机插孔。 开发板的特点：（1） 采用 16 位定点 DSP TMS320VC5402（100M） ，方便个人数字助理 、语音处理(例如 VoIP)、 静态图象 （例如指纹识别） 、网络安全 、DSP 语音处理教学、TMS320C5000 开发原型等。（2） 片上存储器 DARAM：16K16 位 RO

16、M：4K16 位（3） 片上外设 MCBPS同步串口 2 通道 （4）外扩 SRAM，基本配置 64K16 位。（5） 外扩以太网 10M 接口，兼容 NE2000。（6） 外扩微动按键。（7） 外扩 1 路RS232 接口 。（8） 提供上电复位、手动复位，系统可靠，稳定。（9） 标准的 JTAG接口，方便调试。1.2.3 DSK5402系统概述DSK5402 系统主要分为两部分，分别为 DSK5402 的硬件系统和相应的测试软件。 在 DSK5402 的系统中主要集成了 DSP、SRAM、UART、以太网、按键等，这样能够使其应用个人数字助理 、语音处理(例如VOIP)、 静态图象 （例如

17、指纹识别）、网络安全 、DSP语音处理教学、TMS320C5000开发原型等领域。 相应的测试软件包括以下几部分： DSP 对片外 SRAM 操作示例, DSP 对片内外设定时器 0 操作示例, DSP 对片内外设 MCBSP的操作示例, 外部中断扩展示例, LED灯闪示例, TCP/IP 协议栈示例 。主要技术指标： 主处理器：TMS320VC5402，主频 100M DRAM 片内： 16K16 位，0 等待 片外：64K16 位，15ns ROM 片内： BOOT ROM，4K16 位 以太网 ：1 通道，兼容 NE2000，最高传输速率 10M 扩展 McBSP ：接口电平 3.3V

18、，工作温度 0-70第2章 音频信号发生器的硬件描述2.1 DSP芯片 在本次设计中主要用的硬件设备是DSP芯片。DSP芯片普遍采用数据总线与程序总线分离的哈佛结构或改进的哈佛结构，比传统处理器的冯诺伊曼结构有更好的指令执行速度。许多DSP芯片内部都采用多总线结构，这样保证在一个机器周期内可以多次访问程序空间和数据空间。另外它还使用流水线技术，这样可以实现多指令的并行执行。2.1.1 DSP芯片特点 TMS320VC5402是TI公司的54X系列定点DSP,具有低功耗、高性能的特点。 CPU 增强的多总线结构,三条独立的16bit数据存储器总线和一条程序存储器总线;40bit运算逻辑单元(AL

19、U),包括一个40bit的桶形移位器和两个独立的40bit累加器,17bit17bit并行乘法器;连接一个40bit的专用加法器,可用来进行非流水单周期乘/加(MAC)运算;比较、选择和存储单元(CSSU)用于Viterbi运算器的加/比较选择;指数编码器在一个周期里计算一个40bit累加器的指数值;两个地址发生器中有八个辅助寄存器和两个辅助寄存器运算单元(ARAUs);数据总线具有总线保持特性。 存储器：扩展地址模式可最大寻址到1M16bit外部程序空间,4K16bit片上ROM,16K16bit双访问片上RAM。 指令集：支持单指令循环和块循环,存储块移动指令提供了高效的程序和数据存储器管

20、理,支持32bit长字操作数指令,支持两个或三个操作数读指令,支持并行存储和并行加载的算术指令、条件存储指令和中断快速返回,支持定点DSP C语言编译器。 片上硬件资源：软件可编程等待状态发生器和可编程存储单元转换,连接内部振荡器或外部时钟源的锁相环(PLL)时钟发生器,两个多通道缓冲串口(McBSPs),增强型8bit并行主机接口(HPI8),两个16bit定时器,6通道直接存储器访问(DMA)控制器。 电源：低功耗,工作电源有3.3V和1.8V(内核),用节电模式的IDLE1、IDLE2及IDLE3指令做功率控制,可禁止CLKOUT信号。 速度：在3.3V供电(1.8V核心电压)下单周期定

21、点指令的执行周期为10ns(100MIPS)。 仿真：符合IEEE1149.1边界扫描逻辑标准的片内扫描仿真逻辑接口。2.1.2 C54x的引脚功能 介绍C54x的硬件结构，熟悉并掌握所用器件的硬件结构及特性是应用设计的基础。要掌握C54x需要了解它的引脚功能，根据芯片型号和封装不同，其引脚个数有所不同。本书以TMS320VC5402-PGE为例介绍主要引脚的名称和功能。如图2-1，其封装为TQPF，共有144个引脚。图 C5402引脚图1电源引脚：电源电压分为两种，提供CPU核使用的核电压CVDD 、提供片上外设使用的I/O电压DVDD 。CVDD (16、68、91、125、142脚)，电

22、压为 +1.8 V。DVDD (4、33、56、?5、112、130脚)，电压为 +3.3 V。Vss(3、14、34、40、50、57、70、76、93、106、111、128脚)，接地。2时钟引脚：时钟发生器由内部振荡器和锁相环PLL电路构成，可以有两种方式提供参考时钟输入。Xl(96脚)：接外部晶体振荡器的一个引脚接地或悬空。 X2/CLKIN(97脚)：接外部晶体振荡器的另一个引脚。PLL有两种时钟频率配置方法，硬件配置由下述三个时钟模式引脚决定：CLKMDl(77脚)，CLKMD2(78脚)，CLKMD3(79脚)。3控制引脚：提供控制信号，有些引脚是功能复用引脚。 RS(98脚)：

23、振荡器工作正常的情况下，复位时此引脚至少保持2个CLKOUT周期的低电平，才能保证器件可靠复位。 MSTRB(24脚)：外部数据存储器选通信号。 PS(20脚)：外部程序存储器片选信号。 DS(21脚)：外部数据存储器片选信号。 IS(22脚)：IO设备选择信号。PS(20脚)：外部程序存储器片选信号。 DS(21脚)：外部数据存储器片选信号。 IS(22脚)：IO设备选择信号。 IOSTRB(25脚)：IO设备选通信号。RW(23脚)：读写信号。HOLD(30脚)：请求控制存储器接口信号。 HOLDA(23脚)：响应控制存储器请求信号。 MSC(26脚)：微状态完成信号。 lAQ(29脚)：

24、中断请求信号。 IACK(61脚)：中断响应信号。 MPMC(32脚)：DSP工作方式选择信号。 READY(19脚)：数据准备好信号。4地址引脚：20个地址引脚可寻址1 M字的外部程序空间、64 K字外部数据空间、64 K字的片外IO空间。 这20个引脚是：A0A19，具体引脚号见图2-1。5数据引脚：16个数据引脚可并行传输16位数据。 这16个引脚是：DOD15，具体引脚号见图2-1。6外部中断引脚：一个不可屏蔽中断，4个可屏蔽中断。 NMI(63脚)：不可屏蔽中断。INT0(64脚)、INT1(65脚)、INT2(66脚)、INT3(67脚)：可屏蔽外部中断。7通讯端口引脚：包括两个串

25、口、一个并口、两个通用IO引脚。8.带缓冲区同步串行接口BFSR0(43脚)/BFSRl(44脚)：串口0/1的同步接收信号。BDR0(45脚)/BDRl(47脚)：串口0/1的串行数据接收输入。BCLKX0(41脚)/BCLKXl(42脚)：串口0/1的同步时钟信号。BFSX0(53脚)/BFSXl(54脚)：串口0/1的同步发射信号。BDX0(59脚)/BDXl(60脚)：串口0/1的串行数据发射输出，不发送信号时为高阻。9.主机通信并行接口HPI，用于DSP与PC或其他主CPU间的通信，通过设置，这个口的8个数据引脚可以用作通用8位并行I/O.HCS(17脚)：片选信号。作为HPI的使能

26、输入端，每次寻址期间必须为地电平。HAS(13脚)：地址选通信号。如果主机的地址和数据总线复用，则此引脚连接到主机的地址锁存端，它的下降沿锁存字节识别和主机控制信号，若主机地址与数据线分开，则此引脚高电平。HBIL(31脚)：字节识别信号。判断主机送来的是第一还是第二个字节。HCNTL0(39脚)、HCNTL1(46脚)：主机控制信号。主机通过这两个引脚信号的不同组合选择通讯控制内容。HDSl(121脚)、HDS2(129脚)：数据选通信号，由主机控制HPI数据传输。HINTTOUTl(51脚)：HPI向主机申请中断信号。HRDY(55脚)：HPI已将数据准备完毕信号。HRW(18脚)：主机向

27、HPI读写信号。高电平主机读HPI，低电平主机写HPI。10.通用IO端口引脚：2个软件可编程控制的通用IO引脚。XF(27脚)：外部标志输出端口 主要用于程序向外设传输标志信息。编程时，根据程序的要求通过此引脚的置位(1)或清零(o)，可以控制外设的工作。BIO(31脚)：分支转移控制输入端口，主要用于监控外围设备的运行状态。 实时控制系统中，当编写循环时间要求苛刻的程序时，不允许中断干涉，此时，可以通过查询此引脚的方式控制程序的流向，以避免中断引起的失控现象。2.2 串行口MCBSP DSP芯片在系统设计中作为数据处理器。TM320C5402有144个引脚，主要由中央处理器、内部总线控制、

28、特殊功能寄存器、数据存储器RAM、程序存储器OM、I/O功能扩展接口、串行口、主机通信接口HPI、定时器、中断系统等部分组成。它有两个串行口，在本设计中我们只用其中一个，我们用并行带缓冲器多通道同步串行口MCBSP0作为从声卡到DSP芯片的数据传输通道。MCBSP0包括串口0/1的数据接收时钟BCLKR0、串口数据接收BDR0、串口数据接收同步信号BFSR0、串口发数时钟BCLKX0、串口发数端BDX0、串口发数同步信号BFSX0。 利用缓冲区的目的是进行音效的实时处理。系统中各模块是同时进行处理的，一部分信号正在ADC中进行转换，而另一部分信号则在DSP处理器中同时进行算法处理，即整个系统是

29、以流水线的方式进行工作。 VC5402的MCBSP是一种同步串行接口,支持多种通信方式和SPI协议,该串口可以根据设计者的不同需求进行配置,使用非常灵活。它的主要特点如下:全双工的串行通信;连续的发送和接收数据流功能;具有外部时钟输入或内部可编程时钟两种时钟控制方式;可独立编程的发送和接收帧同步;多通道数据传输(最多可达128个通道);可选的数据宽度:8、12、16、20、24或32位;用于数据压缩的律和A律压缩扩展;可编程的时钟和帧同步极性。MCBSP包括6个引脚,分别是串行数据发送信号DX、串行数据接收信号DR、发送时钟信号CLKX、接收时钟信号CLKR、发送帧同步信号FSX和接收帧同步信

30、号FSR。由于MCBSP内带有一个可编程的采样和帧同步时钟产生器,所以串口接收、发送时钟和帧同步等信号既可由内部产生,也可以由外部输入。MCBSP接收和发送数据的过程如下:在发送数据时,首先将要发送的数据写到DXR寄存器中,若XSR寄存器为空(说明上一次发送的数据已经由DX引脚送出),则将DXR寄存器中的数据拷贝到XSR寄存器中;然后在帧同步FSX和时钟CLKX的作用下,将XSR寄存器中的数据逐位移到DX引脚输出。在数据从DXR寄存器复制到XSR后,就可以将下一个要发送的数据写到DXR寄存器中,因而可以保证数据的连续发送。串口接收数据的过程与发送基本类似,但方向相反且VC5402的多通道串口的

31、接收带三个缓冲器。 在VC5402片内,CPU与MCBSP之间的数据传送有三种方式:查询方式、中断方式和DMA方式。每当串口接收到一个字(新接收的数据复制到DRR1,2寄存器中)或发送的字从DXR寄存器拷贝到XSR寄存器中时,都会改变串口控制寄存器1(SPCR1)中的RDDY和串口控制寄存器2(SPCR2)中的XRDY标志位,所以CPU可以通过不断查询的方法知道数据是否发送完毕以及是否接收到新的数据,从而决定下一步操作。CPU还可以通过串口的接收或发送中断事件,在中断服务程序中完成数据的传送,中断的触发事件是可以选择的,在进行处理之前必须预先设置好串口控制寄存器1(SPCR1)和串口控制寄存器

32、2(SPCR2)中相应的位。第三种传数方式就是通过芯片的DMA与串口相连,由串口同步事件触发DMA完成数据的传送。2.3 主机接口 由前面分析我们知道，由于DSP的控制功能不是非常强大,在应用中往往不得不把DSP作为目标系统专门负责复杂的运算,而另外使用一个主机(PC机或是单片机)对整个系统的运行实行控制。所以,在使用DSP的多处理器系统中,主机(单片机、PC机、另一个DSP芯片)与目标系统 DSP的数据交换就成为应用系统设计中必须考虑的重要问题。在本系统中，我们用用主机接口HPI把经过处理后的结果传送给控制芯片89c51。 主机接口HPI(Host Pott Interface)是C54x

33、DSP系列定点芯片内部具有的一种并行接口部件，主要用于与其他总线或CPU之间进行通信。主机是HPI口的主控者，HPI口作为一个外设与主机连接，使主机的访问操作很方便。主机通过以下单元与HPI口通信：专用地址和数据寄存器、HPI控制寄存器以及外部数据和接口控制信号。HPI有两种工作方式：共用寻址方式(SAM)和仅主机寻址方式(HOM)。在SAM方式下，丰机和C54x都能寻址HPI存储器；在HOM方式下，仅能让主机寻址HPI存储器，C54x则处于复位状态，或者处在所有内部和外部时钟都停止工作的IDLE2空闲状态(最低功耗状态)。 VC5402是TI公司推出的一款性价比极高的16位定点处理器。它是C

34、54x系列中应用比较广泛的一种芯片，有着丰富的接口资源，是一种集数据处理和通信功能于一体的高速微处理器。VC5402 HPI口是一个增强的8位主机接口，它通过HPI控制寄存器HPIC、地址寄存器HPIA和数据锁存器HPID来实现与主机之间的通信。主机通过外部引脚HCNTLO和HCNTL1选中不同的寄存器，则当前发送8位数据就到该寄存器。控制寄存器HPIC既可以被主机直接访问，又可以被DSP片上CPU访问。在使用上，由于主机接口总是传输8位字节，而HPIC是一个16位寄存器，所以主机向HPIC写数据时，需要发送2个相同的8位数据。地址寄存器HPIA，只能被主机直接访问。主机将HPIA寄存器视为一

35、个地址指针，借助于HPIA主机可以访问VC5402全部的片上存储器。另外HPIA具有自动增长的功能，在自动增寻址模式下，一次数据读会使HPIA在数据读操作后增加1，而一个数据写操作会使HPIA操作前预先增加l。这样如果使能了该功能，则只须设定一次HPIA即可实现连续数据块的写入和读出。数据寄存器HPLD，只能被主机访问。如果当前进行的是读操作，则HPID中存放的是要从HPI存储器中读出的数据；如果当前进行的是写操作，则存放的是将要写到HPI存储器的数据。 TMS320C54x系列DSP芯片中的HPI,能够顺序传送或随机传送数据,产生HOST中断和C54x中断,接口灵活,并可通过DMA总线访问片

36、内RAM。当TMS320 C54X与主机(或主设备)交换信息时,HPI是主机的一个外围设备。HPI有8根数据线HD(07),在TMS320C54x与HOST传送数据时,HPI能自动将外部接口传来的连续数据组合成16位数后传送给DSP。如果HOST和DSP竞争同一个地址,则HOST优先,DSP等待一个HPI周期。 TMS320C54x系列发展到TMS320VC5402的时候,其HPI已经得到了增强,被称为HPI-8。和TMS320C54x系列前几款芯片中的标准HPI相比,HPI-8在几个方面有所不同： HPI-8的使用是通过对HPIA、HPIC和HPID三个寄存器赋值实现的。HPIA是地址寄存器

37、,HPIC是控制寄存器,而HPID是数据寄存器。简单地说,HOST通过外部引脚HCNTL0和HCNTL1选中不同的寄存器,则当前发送的8位数据就送到该寄存器。在使用上,由于HPIC是16位寄存器,而HPI-8是8位的数据宽度,所以在HOST向HPIC写数据时,需要发送两个一样的8位数据。而地址寄存器HPIA选择后,直接向它写数据就可以了,但是要注意MSB和LSB的顺序。另外,HPIA具有自动增长的功能,在每写入一个数据前和每写入一个数据后,HPIA会自动加1。这样,如果使能了该功能,只需设定一次HPIA即可实现连续数据块的写入和读出。数据寄存器HPID,严格说应该叫做数据缓冲寄存器,因为最终数

38、据是要写到片内RAM的。只是在实现上,数据首先从HOST发到HPID中,然后根据HPIA指定的地址,HPID中的数据再写到片内RAM的地址中。不过对用户而言,该过程是透明的。14本科毕业设计（论文）第3章 音频信号发生器的外设3.1 89C51芯片的描述 89C51是一种带4K字节闪烁可编程可擦除只读存储器（FPEROMFalsh Programmable and Erasable Read Only Memory）的低电压，高性能CMOS8位微处理器，俗称单片机。高性能CMOS8位单片机，片内含4K bytes的可反复擦写的Flash只读程序存储器和128bytes的随机数据存储器（RAM）

39、，器件采用ATMEL公司的高密度，非易失性存储技术生产，兼容标准MCS-51指令系统。功能强大的89C51单片机可为您提供许多高性价比的应用场合，可灵活应用于各种控制领域3.1.1 89C51的主要性能高如下1.与MCS - 51兼容; 2.内部带2 KB可编程闪速存储器; 3.寿命为1 000次擦/写循环; 4.数据保留时间为10年; 5.工作电压范围为2.7 V6 V; 6.全静态工作频率为0 Hz24 Hz; 7.两级程序存储器锁定; 8.1288位内部RAM; 9.15条可编程I/O线; 10.2个16位定时器/计数器; 11.5个两级中断源; 12.可编程全双工串行UART通道; 1

40、3.直接对LED驱动输出; 14.片内精确的模拟比较器; 15.片内振荡器和时钟电路; 16.低功耗的休眠和掉电模式。3.1.2 89C51的引脚及说明 89C51引脚配置图如图3-1所示：图 -189C51引脚配置 VCC：供电电压。 GND：接地。 P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口

41、，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写

42、时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 P3口也可作为AT89C51的一些特殊功能口，如下表所示： 管脚 备选功能 ：P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断0） P3.3 /INT1（外部中断1） P3.4 T0（记时器0外部输入） P3.5 T1（记时器1外部输

43、入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3口同时为闪烁编程和编程校验接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在

44、执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。 /PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。 /EA/V：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（V）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输

45、入。 XTAL2：来自反向振荡器的输出。 振荡器特性XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。 3.2 串口描述 TMS320VC5402以其低成本、低功耗、资源多的特点在通信、控制领域得到了广泛的应用。片上集成了最大192kB存储空间(64kB RAM、64kB ROM、64kB I/O)，具有时分多路串口TMD，2个缓冲串口BSP、8位并行主机接口HPI、可编

46、程等待状态发生器等，完全可以满足数据处理及控制要求。基于 5402构建的应用系统中必不可少的是各种数据通信接口的设计。与并口相比，串行接口的特点是减少器件引脚数目，节省了硬件系统的体积，降低了接口设计的复杂性。实际应用中，各系统之间需要实现异步串行数据传输和通信，而DSP5402具有同步串口，与标准的异步串行接口不同，本文针对这种应用，设计实现了DSP5402和PC机的异步串行通信。 3.2.1 RS232接口电路 串行接口有异步和同步两种基本通信方式。异步通信采用异步传送格式，数据发送和接收均将起始位和停止位作为开始和结束的标志,起始位占用一位（低电平），用来表示字符开始。其后为7 或8 位的数据编码，第8 位通常做为奇偶校验位。最后为停止位（高电平）用来表示字符传送结束。上述字符格式通常作为一个串行帧，如无奇偶校验位，即为常见的N.8.1帧格式。每秒传送的数据位称为波特率,如数据传送的波特率为2400 波特，采用N.8