毕业设计基于AT89C52单片机的数字频率计设计.doc

《毕业设计基于AT89C52单片机的数字频率计设计.doc》由会员分享，可在线阅读，更多相关《毕业设计基于AT89C52单片机的数字频率计设计.doc（43页珍藏版）》请在沃文网上搜索。

1、摘要：本文提出设计数字频率计的多种方案，重点介绍以单片机AT89C52为控制核心，实现频率测量的数字频率计设计。测频的基本原理是采用在高频段直接测频法，在低频段测周期法的设计思路；硬件部分由放大电路、波形变换和整形电路、闸门时基控制电路、分频电路、单片机和数据显示电路组成；软件部分由信号频率测量模块、周期测量模块、定时器中断服务模块、数据显示模块等功能模块实现。应用单片机的控制功能和数学运算能力，实现计数功能和频率、周期的换算。设计的频率计测量范围能够达到2HZ50MHZ，满足所要求的频率范围，测量精度较高，平均相对误差仅为0.3401%。另外，文章对频率测量过程中数据误差的来源进行了探讨，提

2、出了减小误差的措施。最后，文章还对频率计的设计方案提出了可扩展的地方。关键词：数字频率计；单片机AT89C52；频率测量；周期测量；误差The design of digital frequency meterLU JiabinCollege of Engineering and Technology, Southwest University, Chongqing 400716, ChinaAbstract：This article proposes many kinds of plans design digital frequency meter, highlighting the de

3、sign taking monolithic integrated circuit AT89C52 as the control core, the realization frequency measurement of digital frequency meter.Selected design ideas which directly measuring frequency law in the high-band and testing cycle law in the low-band; The hardware partially is composed by enlarged

4、circuit、the profile transformation and the reshaping circuit、the gate at the base control circuits、sub-frequency circuits、the microcontroller and the data display electric circuit; The software design is achieved by many functional modules, such as the signal frequency measurement module、the signal

5、cycle survey module、timer interruption of service module、the data display module and so on. Achieving counting function and conversion between cycle and frequency by using control functions and mathematics operation ability of microcontroller. Like these the survey scope can achieve 2HZ 50MHZ, both

6、can reach the frequency range requirements designed, the measuring accuracy high, and can cause the average relative measuring error to be only 0.3401%. In addition, the article has carried on the discussion to the data error origin in the process surveyed the frequency, and proposed the measures re

7、duce the measuring error. Finally, the article also raise the frequency of the design options will be further improved. Key Words：Digital frequency meter; Microcontroller AT89C52; Frequency measurements; Measure- ment cycle; error文献综述科学技术发展到今天，数字化产品以其独特的优越性而越来越受到广大消费者的认可。频率计作为一件很普通的电子器件，广泛应用于科研机构、学校

8、、实验室、企业生产车间等场所。数字频率计具有体积小、携带方便；功能完善、测量精度高等优点，因此在以后的时间里，必将有着更加广阔的发展空间和应用价值。研究数字频率计的设计和开发，有助于频率计功能的不断完善、性价比的提高和实用性的加强。下面将从测量频率的方法、现阶段频率计的种类和频率计的发展趋势三方面进行论述。一、频率测量方法概述主要有以下几类：（如图1-1所示）频率测量方法模拟法数字法直读法比较法电桥法谐振法拍频法差频法示波法李沙育图形法测周期法电容充放电式电子计数式图1-1 频率测量方法Fig.1-1 Method of frequency measurement直读法又称无源网络频率特性测量

9、法；比较法是将被测频率信号与已知频率信号相比较，通过观、听比较结果，获得被测信号的频率；电容充放电式计数法是利用电子电路控制电容器充放电的次数，再用电磁式仪表测量充放电电流的大小，从而测出被测信号的频率值；电子计数法是根据频率定义进行测量的一种方法，利用电子计数器显示的单位时间内通过被测信号的周期个数来实现频率的测量1。由于电子计数式测量频率具有精度高、测量范围宽、显示醒目直观、测量迅速以及便于实现测量过程自动化等一系列优点而被广泛使用。电子计数式测量频率有以下几种方法：（1）脉冲数定时测频法（M法）：记录在确定时间里待测信号的脉冲个数。其特点是：测量方法简单；测量精度与待测信号频率和门控时间

10、有关，当待测信号频率较低时，误差较大。（2）脉冲周期测频法（T法）：在待测信号的一个周期里记录标准频率信号变化次数。此法低频检测时精度高，但高频检测时误差较大。（3）脉冲数倍频测频法（AM法）：此法是为克服M法在低频测量时精度不高的缺陷发展起来的。通过A倍频，把待测信号频率放大A倍，以提高测量精度。其特点是待测信号脉冲间隔减小，间隔误差降低；低频测量精度比M法高A倍，但控制电路较复杂。（4）脉冲数分频测频法（AT法）：此法是为了提高T法高频测量时的精度而发展起来的。由于T法测量时要求待测信号的周期不能太短，所以可通过A分频使待测信号的周期扩大A倍。其特点是高频测量精度比T法高A倍；但控制电路也

11、较复杂。（5）脉冲平均周期测频法（M/T法）：此法是在闸门时间内，同时用两个计数器分别记录待测信号的脉冲数M和标准信号的脉冲数。其特点是在测高频时精度较高；但在测低频时精度较低。（6）多周期同步测频法：是由闸门时间与同步门控时间共同控制计数器计数的一种测量方法，待测信号频率与M/T法相同。此法的优点是：闸门时间与被测信号同步，消除了对被测信号计数产生的1个字误差，测量精度大大提高，且测量精度与待测信号的频率无关，实现了在整个测量频段等精度测量。二、数字频率计种类 现在市面上通常使用的数字频率计主要有以下几种：1、 采用中小规模数字集成电路，用机械式功能转换开关换挡，完成测量频率、周期以及脉宽等

12、功能的计数器。此种数字频率计是较早时期的电子产品，到现在中小规模集成电路应用技术不断完善时，它的应用也不断得到加强。但很明显，此种数字频率计已处于淘汰阶段，由于其自身不具备智能化、自动化，完全借助于机械示的操作，对一些智能的频率计功能已无法完成，所以，现在使用这种数字频率计的已经很少。2、 采用现场可编程门阵列（CPLD/FPGA）作为系统控制核心制成的数字频率计。它通过EDA技术和硬件描述语言（VHDL）对进行数字频率计的设计。这种技术是在近几年才发展起来的新技术，具有很大的发展空间和应用价值。3、 采用单片机为系统控制核心的数字频率计。这种数字频率计具有非常明显的优势：体积小，所用芯片少，

13、精度高，测量范围广，易于扩展功能，智能化、自动化强度高，便于控制。因此采用单片机技术设计数字器件已逐渐成为主流。三、数字频率计的发展趋势科学技术发展越快，产品的更新周期就越短，数字化电子产品更是如此。数字频率计作为一种电子测量仪器，其发展趋势主要向以下三个方向发展。发展趋势之一：从以前的模拟器件设计数字频率计逐步转变为数字芯片设计数字频率计。这样的转变使得频率计的设计更趋于自动化、智能化。现在的电子产品主要是采用EDA技术和单片机技术作为核心控制系统，辅以外围电路，制成高端数字化产品。频率计正是朝着这个方向发展。EDA技术是以计算机为工具，在EDA软件平台上，根据硬件描述语言VHDL完成设计文

14、件，自动地完成逻辑编译、化简、分割、综合及优化布局线、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作2。FPGA/CPLD是高密度现场可编程逻辑芯片，能够将大量的逻辑功能集成于一个单个器件中，它提供的门数从几百门到上百万门，可以满足不同的需要。数字频率计借助于EDA工具FPGA/CPLD进行开发有很大的优越性：（1）编程方式简便、先进。（2）高速。（3）高可靠性。（4）开发工具和设计语言标准化，开发周期短。（5）功能强大，应用广阔。这样的优点使得数字频率计的设计变得简单。但同时，采用EDA技术开发频率计存在一个缺点：对电路进行逻辑综合优化时，最终设计和原始设计在逻辑实现和时延方

15、面有一定的误差，这样使得频率计的测量精度受到很大影响。因此EDA技术还需要不断地改进，以解决在测量时存在的问题，适应电子产品测量的要求。但肯定的是，用EDA技术进行电子产品的设计、开发是有很大发展前景的。单片机技术设计数字频率计是现阶段电子产品开发时采用的主要技术，它在今后的一段时间内仍然占据着主导地位。单片机是单片微型计算机的简称，将把微型计算机的三大组成部分（CPU+存储器+I/O接口）和一些实时控制所需要的功能器件集成在该芯片上，来实现计算机的部分功能3。在实际应用中大都嵌入到控制系统中，所以单片机系统也叫嵌入式系统。现在国内单片机应用中最常见的有Intel公司的MCS系列，Microc

16、hip公司的PIC16系列，台湾凌阳公司的SPCE061X系列。单片机设计数字频率计有着很多的优点：（1）集成度高。（2）系统结构简单，性价比高。（3）系统扩展方便。（4）抗干扰性能强，可靠性高。（5）处理能力强，速度快。（6）开发方便。（7）兼容性好。4另外，单片机内部强大的运算能力和控制功能，使得开发像频率计这样对测量精度要求很高的电子仪器时，变得更加的有效。内部丰富的存储资源，能够满足频率计设计的各种不同需要。可以说，单片机的进步指导着频率计的发展方向。发展趋势之二：在功能上从以前的仅实现单一频率测量扩展到还能测量周期、占空比、脉宽等各种参数指标。数字技术的不断成熟，使得在一块很小的板子

17、上制作大规模、多功能的电子产品变得非常的容易、方便。当然，功能的实现是以强大的软件技术做后盾的。以后的频率计等测量仪器将在编程语言的不断优化下，数字技术的不断完善下实现更多的功能。发展趋势三：频率计虚拟化。随着计算机的普及，利用计算机做显示和操作平台的虚拟仪表，也越来越被广泛运用。目前主流的开发平台是NI公司的Lab VIEW。电子测量技术的发展，单片机技术和大规模可编程数字逻辑电路的普及，为频率测量的结构简单化提供了技术基础，使得频率测量正朝着高灵敏度、高可靠性、全集成化和智能化方向发展。智能化芯片的运用，使得同一硬件具有多种不同的功能，为多样化、系列化带来了便利。以后数字化智能频率计将在满

18、足测量要求和实现功能的同时，也为操作频率计的人，带来使用上的方便和舒适。总之，数字频率计正向着更高的精确度，更低的测量误差，更多的功能实现，更少的价格，更人性化，更智能化方向发展。1 引言随着科学技术的发展和人民物质生活的提高，人们对科技产品的要求已不仅仅停留在模拟器件时代，数字化的电子产品越来越受到欢迎。频率计作为比较常用和实用的电子测量仪器，广泛应用于科研机构、学校、家庭等场合，因此它的重要性和普遍性勿庸质疑。数字频率计具有体积小、携带方便；功能完善、测量精度高等优点，因此在以后的时间里，必将有着更加广阔的发展空间和应用价值。比如：将数字频率计稍作改进，就可制成既可测频率，又能测周期、占空

19、比、脉宽等功能的多用途数字测量仪器。将数字频率计和其他电子测量仪器结合起来，制成各种智能仪器仪表，应用于航空航天等科研场所，对各种频率参数进行计量；应用在高端电子产品上，对其中的频率参数进行测量；应用在机械器件上，对机器振动产生的噪声频率进行监控；等等。研究数字频率计的设计和开发，有助于频率计功能的不断改进、性价比的提高和实用性的加强。以前的频率计大多采用TTL数字电路设计而成，其电路复杂、耗电多、体积大、成本高。随后大规模专用IC（集成电路）出现，如ICM7216，ICM7226频率计专用IC，使得频率计开发设计变得简单，但由于价格较高，因此利用IC设计数字频率计的较少5。现在，单片机技术发

20、展非常迅速，采用单片机来实现数字频率计的开发设计，实现频率的测量，不但测量准确，精度高，而且误差也很小。在这里，我们将介绍一种简单、实用的基于单片机AT89C52的数字频率计的设计和制作。2 数字频率计设计方案极其论证2.1 设计方案方案一：系统测频部分采用中小规模数字集成电路，完成频率计测量功能。原理框图如图2-1所示。该方案的特点是中小规模集成电路应用技术成熟，能可靠的完成频率计的基本功能，但由于系统功能要求较高，所以电路过于复杂。通道放大主门计数、锁存、显示电源门控晶体振荡源分频图2-1 方案一的原理框图Fig.2-1 Principle frame diagram of scheme

21、No.1方案二：采用专用频率计模块实现频率测量。由频率计专用模块（如ICM7216）构成，它的特点是结构简单，量程可以自动切换6。原理框图如图2-2所示。ICM7216内部带有放大整形电路，可以直接输入模拟信号。外部振荡部分选用一块高精度晶振体和两个低温系数电容构成10MHz并联振荡电路。用转换开关选择10ms、0.1s、1s和10s四种闸门时间，同时量程自动切换。缓冲电路是为了让频率计采用记忆方式，即计数过程中不显示数据，待计数过程结束后，显示测频结果，并将此显示结果保持到下一次计数结果，显示时间不小于1s，小数点位置随量程自动移动。芯片驱动电路输出15mA35mA的峰值电流，所以在5V电源

22、下可直接点亮LED。ICM7216显示晶 振模拟信号图2-2 方案二的原理框图Fig.2-2 Principle frame diagram of scheme No.2方案三：系统采用可编程逻辑器件（PLD，如ATV2500）作为信号处理及系统控制核心，完成包括计数、门控、显示等一系列工作。该方案利用了PLD的可编程和大规模集成的特点，使电路大为简化，但测量精度不够高，导致系统性价比降低，系统功能扩展受到限制。原理框图如图2-3所示。晶体产生的高频信号由PLD进行的多级分频通道PLD计数及BCD译码显 示图2-3 方案三的原理框图Fig.2-3 Principle frame diagram

23、 of scheme No.3方案四：系统采用单片机AT89C52作为控制核心，门控信号由AT89C52内部的计数/定时器产生。由于单片机的计数频率上限较低（24MHZ晶振时约为500KHZ），所以需对高频被测信号进行硬件预分频处理，AT89C52则完成运算、控制功能。由于使用了单片机，使整个系统具有极为灵活的可编程性，能方便地对系统进行功能扩展与改进。原理框图如图2-4所示。脉冲形成电路分频电路74LS393主 控AT89C52单片机LED显示闸门开关74LS08门控信号图2-4 方案四的原理框图Fig.2-4 Principle frame diagram of scheme No.4 以

24、上方案均需使用小信号放大、整形通道电路来提高系统的测量精度和灵敏度。2.2 方案论证及选用依据 方案二的设计思路是非常简单的，电路也不复杂，但由于它采用的是专用频率计模块设计,不符合我们的设计要求，所以就不予考虑了。方案一采用的是中小规模数字集成电路，虽然能够实现频率的测量，但其功能扩展不易实现，智能化程度也不高，不符合目前数字频率计的发展要求。方案三在设计方法、硬件电路的实现上都要比方案一和方案二简洁、新颖，而且采用可编程逻辑器件（PLD）的EDA技术也是现代电子产品开发的方向，应用这种技术来实现数字频率计的设计是可行的。但从系统设计的要求上看，要能实现测量频率是2HZ50MHZ的范围，以频

25、率下限2HZ为例，要达到误差小于0.1的目的，必须显示3位的有效数字，而使用直接测频的方法，要达到达个测量精度，需要主门连续开启100秒。由此可见，采用方案三，用直接测频方法对低频测量是不现实的，而采用带有运算器的单片机则可以很容易地解决这个问题，实现设计要求。也就是采用先测信号的周期，然后再通过单片机求周期的倒数的方法，从而得到我们所需要的低频信号的测量精度。另外由于使用了功能较强的AT89C52芯片，使本系统可以通过对软件改进而扩展功能，提高测量精度，因此我们选用方案四，采用单片机作为核心控制系统的具体实施方案。3 频率测量原理3.1 测量频率的原理在测量过程中用了两个定时/计数器T0、T

26、1。其中T0设置为计数方式，T1设置为定时方式。单片机外接24MHz晶振，它的机器周期为0.5s，T0的初值为0，产生一次溢出中断时记录的脉冲个数为65535。为了测量准确和程序编写的方便，我们可把定时器T1设置成方式1，那么定时器的最大定时时间为32.768ms，它的初值定为TH1=D8H，TL1=EFH，这样每5ms产生一次溢出中断，可通过软件设置一个变量，当该变量从0增加至200时所定的时间刚好就是1秒。为了扩大频率测量范围，可将双四位二进制计数器与单片机的T0口级连，测量的频率将可达。当定时结束时从单片机读出的总脉冲个数即是待测信号的频率值。该频率计硬件较为简单，但需要注意的是单片机所

27、测量的电平信号必须是直流TTL信号，所以在测量前必须把非TTL信号转化为TTL信号7。考虑到所测量的频率范围很大,能够测量从2HZ50MHZ之间的任意一个频率；又加之需尽可能地提高测量频率的准确度和精确度，所以对频率的测量通过分段，采用不同的方法实现。设置一个频率分界值，在的高频段采用直接测频法，在的低频段采用测周期法。现简单介绍一下直接测频法和测周期法的基本原理以及为什么在频率较高时采用直接测频法，而在频率较低时采用测周期法，然后通过频率与周期之间的关系用软件实现的方法得到待测频率的原因。直接测频法是在单位时间内对被测信号脉冲进行计数，周期测量法是在被测信号周期内对基准时钟脉冲进行计数。两者

28、都要解决闸门定时时间和对脉冲信号的计数问题8。3.2 直接测频法频率测量的基本原理如图3-1所示。放大整形时间闸门计数器显示晶体振荡分频器（时基）控制过程图3-1 直接测频法的原理框图Fig.3-1 Principle frame diagram of measuring frequency law directly 图中晶体振荡提供了测量的时间基准，分频后通过控制电路去开启与关闭时间闸门。闸门开启时，经放大整形后的测量信号进入计数器进行计数，闸门关闭时，停止计数。若闸门开放时间为，计数值为，则被测频率。用这种频率测量原理，对于频率较低的被测信号来说，存在着测量实时性与测量精度之间的矛盾，由图

29、可以看出分频系数（T为参考晶振的周期）本身是没有误差的（若电路工作正常的话），测量误差主要由以下两种因素产生：计数误差和参考晶体振荡的误差，即 （3-1）为减少第二项误差，可采用高精度的参考晶体振荡器。对于第一项误差为计数绝对误差，其最大可达，属于不可避免的系统误差，若要减少，就必须增大，在被测信号频率较低的情况下，则要求闸门开放时间要很长（即在不变的条件下，要求分频系数大）。若要求达到一定的测量精度，则需要闸门开放时间更大，对数字频率计而言，就失去了使用价值。 例如若被测频率为10Hz，精度要求为0.01，则最短闸门开放时间为 （3-2） （3-3） 像这样的测量周期是不可能接受的，因此直接

30、频率测量法不适用于低频信号的测量。3.3 测周期法由于单片机具有程序运算功能，且频率为周期的倒数，这样使得频率测量与周期测量可以互通。周期测量的基本原理如图3-2所示。晶体振荡时间闸门计数器显示控制过程分频器放大整形图3-2 测周期法的原理框图Fig.3-2 Principle frame diagram of testing cycle law它与测频基本结构是相同的，只是把晶体振荡产生的基准信号与被测信号的位置互换了一下。由此得 （3-4）计数值与被测信号的周期成正比，反映了个信号周期的平均值。利用周期测量法在一定信号频率范围内，通过调节分频系数，可以较好地解决测量精度与实时性的矛盾。由上

31、式可得 （3-5）第二项误差取决于晶体稳定度，第一项为计数器的量化误差，故该项主要取决于的大小。在平均周期测量法中，值的大小与测量时间的长短成正比，可根据测量精度要求而定。假定的允许误差为 ，则，在 选定时测量时间=，若 s，则测量时间0.2s。对于不同范围的被测周期信号，可以通过调节分频系数的大小，达到相近的测量精度，也就有相近的测量时间，且不会太长。对于高频信号,周期法就需要很大分频系数，增加了硬件设计及软件编程的复杂性，不宜采用。4 系统设计4.1 功能实现 本次采用单片机设计的数字频率计主要实现以下几个功能：（1）用8位数码管显示HZ、KHZ、MHZ三个频段的待测脉冲信号的频率值。（2

32、）频率测量范围从2HZ50MHZ。（3）能测量正弦波，三角波，锯齿波等多种波形信号的频率值。4.2 硬件部分设计频率计由单片机89C52 、信号预处理电路、测量数据显示电路所组成，其中信号预处理电路包括待测信号放大、波形变换、波形整形和分频电路。系统硬件实现框图如图4-1所示。4.2.1 信号预处理电路4.2.1.1 放大电路采用两个NPN三极管（9018）级联方式实现对待测信号的放大,降低对待测信号的幅度要求。如图4-2所示。待测信号放大电路波形变换、整形闸门控制分频电路单片机显示电路图4-1 系统硬件实现框图Fig.4-1 Frame diagram of system hardware

33、realization前一个三极管采用共集电极方式，主要是为了获得比较宽的频带，并不具有实质性的放大作用。后一个三极管采用共发射极方式，主要作用是放大非常弱的输入脉冲信号，一般通过它的放大后，其电压可以达到3伏以上。为了消除不必要的噪声信号干扰，在两级放大电路中都可以加入滤波电容，保证待测信号的稳定。图4-2 放大电路Fig.4-2 Magnify circuit4.2.1.2 波形变换和整形电路采用数字芯片（74HC00）实现把正弦波、三角波、方波等各种波形的正负交替的信号波形变换成可被单片机接受的TTL/ CMOS 兼容信号。74HC00是两输入四与非门芯片，利用它在转换过程中的正反馈作用

34、，可以将边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号。在数字系统中，矩形脉冲经传输后往往会发生波形畸变，例如：当传输线上电容较大时，波形的上升沿和下降沿将明显变坏；当传输线较长，而且接收端的阻抗与传输线上的阻抗不匹配时，在波形的上升沿和下降沿将产生振荡现象；当其他脉冲信号通过导线间的分布电容或公共电源线叠加到矩形脉冲信号上时，信号上将出现附加的噪声。诸如这些情况，如果不加以解决，都将严重影响到矩形脉冲的实际效果9。使用74HC00芯片可以很好地解决这些困难，得到比较理想的矩形脉冲波形。其引脚如图4-3所示。在实际应用中，仅仅用到一个与非门，它的一脚接高电平，二脚接通过放大作用放大的输入

35、信号，三脚输出高低电平的数字信号。除了可用74HC00芯片外，74HC14（六反相施密特触发器）也能实现波形的变换和整形。图4-3 波形变换和整形电路Fig.4-3 The circuit of Profile switching and Reshaping4.2.1.3 闸门时基电路采用数字芯片（74LS08）实现对数字信号的控制。74LSO8是两输入端四与门，引脚如图4-4所示。同样，在实际应用中，仅仅用到一个与门，它的1脚接74HC00的输出信号，2脚接到单片机的P3.1，通过单片机控制2脚是高电平还是低电平。当2脚是高电平时，从74HC00的3脚出来的信号就通过74LS08的1脚传送到

36、3脚，然后进入下一个控制电路；当2脚是低电平时，无论74HC00输出的是高电平，还是低电平，在74LS08的3脚都没有信号输出。所以74LS08就等同于一个开关电路，只有在高电平有效时，才能进行信号的传输，起到了控制的作用。图4-4 闸门时基电路Fig.4-4 Strobe time base circuit4.2.1.4 分频电路采用数字芯片（74LS393）用于扩展单片机的频率测量范围并为实现单片机频率测量和周期测量使用统一的输入信号。如图4-5所示。74LS393是双4位二进制计数器，在这里接成级联方式，组成一个8位二进制计数器，同时也是分频比为256的分频器，然后将它们接入单片机的P1

37、口。采用74LS393的理由是：52内有2个l6位的二进制加法计数器，一个用作定时器，另一个用作脉冲计数。l6位二进制的最大计数值为2-1=65535，不能满足精确测量的需要，虽然可以通过软件计数的方法来提高分辨率，但是AT89C52内置计数器的计数速率受500KHZ（24M时钟）的限制，所以意义并不大。74LS393的最大计数速率可达50MHz，与AT89C52内的T0组成24位的计数器，其最大计数值为-1=16777215，分辨率将大大提高10。另外，采用74LS393的好处还在于它的清零端口可以与单片机的一个引脚相连，通过对单片机软件编程实现分频器74LS393的自动清零和重新计数，就不

38、再需要硬件电路来实现，简化了电路的设计。图4-5 分频电路Fig.4-5 Frequency dividing circuit4.2.2 单片机AT89C52频率测量电路选用AT89C52 作为频率计的信号处理核心。89C52 包含2 个16 位定时/计数器、1个具有同步移位寄存器方式的串行输入/输出口和8K8位片内FLASH 程序存储器。16位定时/计数器用于实现待测信号的频率测量或者待测信号的周期测量。同步移位寄存器方式的串行输入/输出口用于把测量结果送到显示电路。8K8位片内FLASH 程序存储器用于放置系统软件。32个I/O口线使单片机外围能最大可能的扩展。另外引脚在程序控制下有第二功

39、能，可供设计者灵活选择。如当需要系统扩展时，则数据线和地址线低8位分时复用通道P0口，地址高8位和其他信号可合用通道P2口，功能变换和选择由相应的指令完成。单片机I/O引脚一线多功能的特点方便了用户的设计，在组成系统时可自行选择11。在实际的设计中，将AT89C52的P1口设置为接收数据端口，通过分频器74LS393分频后依次接到P1口的8个引脚。将P3口设置为第二功能。P3.1控制闸门时间的开启；P3.3用于周期测量时的时基控制端；P3.4用于直接测频率时脉冲信号的计数端；P3.5用于定时。将P0口和P2口设置为发送数据端口。P0口的各引脚接到74LS245的输入端，用于段驱动；P2口的各引

40、脚接到74LS06的输入端，用于位驱动。单片机复位端（RST）可采用内部软件复位，也可采用外部手动复位，实际操作也很方便。这里采用外部手动复位，如图4-6所示。 图4-6 单片机复位电路Fig.4-6 The monolithic integrated circuit repositions the electric circuit4.2.3 测量数据显示电路 如图4-7所示。一般而言，数据显示有静态显示和动态显示两种。所谓静态显示，就是当显示器显示某一个字符时，相应的发光二极管恒定地导通和截止。它的优点是显示稳定，显示亮度大；缺点是使用的数码管数量少。正是因为它的这个缺点和本设计的要求，数字

41、频率计的显示电路选择了采用动态扫描显示。所谓动态显示，就是LED显示器一位一位地轮流电亮（扫描）。对于每一位LED显示器来说，每隔一段时间点亮一次。LED 显示器的亮度既与导通电流有关，也与LED显示器点亮时间和间隔时间的比例有关。通过调整LED显示器的导通电流和时间比例参数，可以实现较高亮度且稳定的显示11。具体工作过程是：LED显示器采用共阴极动态显示形式，8位LED用两块四位集成的数码管连接组成。频率计数结果以BCD码的形式存放在89C52的存储单元中，通过P0口接到74LS245上，控制8位LED的段选码；通过P2口接到74LS06上，控制8位LED的位选码。74LS245是8位总线驱

42、动器，由芯片上的T/引脚（1脚）控制数据的传输方向。当T/=1时，数据从A端传送到B端；当T/=0时，数据从B端传送到A端。根据本设计的原理图知，数据是从A端传送到B端，因此设T/=1，即是高电平有效。另外，由于51单片机的P0口没有上拉电阻，在将P0口设置为输出端时，必须考虑在段驱动的每一段位上接入上拉电阻，使LED显示管能够工作。我们知道，单片机的P1口扫描输出时总有一位为高电平，如果没有反相驱动器将这一位的高电平变成低电平，那在LED上显示出来的将是乱码。74LS06是六与非门反相驱动器，正好符合我们的设计要求。由于是8位LED显示管，所以采用两个74LS06来控制。图4-7 测量数据显

43、示电路Fig.4-7 Survey data display circuit4.3 硬件电路工作过程首先讨论一下定时器/计数器的工作原理。如图4-8所示。振荡器1/12T0/T1THX TLX加1计数器16位TFX中断&TR0/TR1GATE 1 图4-8 定时器/计数器T0、T1的逻辑结构Fig.4-8 Timer/Counter T0、T1 logical organization当控制信号时，定时器工作在定时方式。加1计数器对脉冲f进行计数，每来一个脉冲计数器加1，直到计数器计满溢出。由上图可以看出，脉冲是振荡器时钟频率的12分频，即脉冲频率为时钟频率的1/12。显然，一个计数脉冲的周期

44、为一个机器周期。计数器计数的是机器周期脉冲的个数，从而实现定时。可知，定时器的定时时间不仅与加1计数器的初值（计数器中的起始值,即计数长度）有关，而且还与系统振荡器时钟频率有关11。 当控制信号时，定时器工作在计数方式。加1计数器对来自输入引脚T0和T1的外部信号脉冲计数。在每一个机器周期的S5P2采样引脚输入电平，若前一个机器周期采样值为“1”，后一个机器周期采样值为“0”，则计数器加1。新的计数值是在检测到输入引脚电平发生“1”到“0”的负跳变（下降边沿）后，于下一个机器周期的S3P1期间装入计数器中的。由于它需要两个机器周期（24个时钟周期）来识别一个“1”到“0”的跳变信号，所以最高的

45、计数频率为时钟频率的1/24。对外部输入信号脉冲的占空比没有特别的限制，但必须保证输入信号电平在它发生跳变前至少被采样一次，因此输入信号的电平至少应在一个完整的机器周期中保持不变。4.3.1 直接测频法的工作流程 Q3MR MRT0P3.0P3.174HC0074LS0874LS393AT89C52CP141110IN显示图4-9 直接测频法流程Fig.4-9 Direct frequency measurement law flow 如图4-9所示。前置放大器完成信号放大、电平平移的任务，被测的交流信号被放大、平移成脉冲直流信号，再经74HC00反相器整形成矩形脉冲。与门74LS08作为计数

46、闸门，方波信号被送到与门的一个输入端，与门的另一个输入端连接1s门控信号，实际制作中连接AT89C52的11脚（P3.1）。当11脚为高电平时闸门打开，低电平时闸门关闭。11脚电平的高低可通过指令加以控制。闸门打开，矩形脉冲送到74LS393进行计数和分频，AT89C52外接晶振24MHz，该晶振的频率稳定性很重要，因为它也是门控信号的时间基准。内置计数器可通过软件设置对振荡频率的l2分频进行计数/定时，这里将T0置为方式1计数状态，GATE=0，即D3D2D1D0=0101（如图4-8、表4-1、表4-2所示），待测脉冲信号通过T0引脚输入单片机进行计数。T1置为方式1定时状态，GATE=0，即D7D6D5D4=1001（如图4-8、表4-1、表4-2所示），并将其初值置为TH1=D8H，TL1=EFH，这样每产生一次定时器T1溢出中断，在T1中断的入口处（001BH）对中断次数进行软件计数。当中断次数为次时，历时1s。在计数开始时使用SETB P3.1指令打开闸门（74LS08），经74HC00整形后的脉冲信号通过74LS08的一个与门至74LS393进行计数，其计数值作为频率计频率值的低8位（DOD7），1s后关闭闸门，其计数结果通过P1口读入，D7位（74LS393的其中一个Q3）与AT89C52的T0引脚连接，T0计数值作为频率计的D8D23位。关闭闸门