数电课设报告---LCD显示控制电路设计.docx

《数电课设报告---LCD显示控制电路设计.docx》由会员分享，可在线阅读，更多相关《数电课设报告---LCD显示控制电路设计.docx（22页珍藏版）》请在沃文网上搜索。

1、 目录第一部分 汽车尾灯设计电路第一章 设计背景与要求.设计要求第二章 系统概述2.1 设计思想与方案选择.2.2 各功能块的组成.2.3 工作原理.第三章 单元电路设计与分析.3.1 各单元电路的选择.3.2 设计及工作原理分析.第四章 电路的组够与调试.4.1 遇到的主要问题.4.2 现象记录及原因分析.4.3 解决措施及效果.4.4 功能的测试方法、步骤，记录的数据.第五章 结束语.5.1 对设计题目的结论性意见及进一步改进的意向说明.5.2 总结设计的收获与体会.附图（电路总图及各个模块详图）第二部分 LCD显示控制电路第一章 设计背景与要求.设计要求第二章 系统概述.2.1 设计思想

2、与方案选择.2.2 各功能块的组成.2.3 工作原理.第三章 单元电路设计与分析.3.1 各单元电路的选择.3.2 设计及工作原理分析.第四章 电路的组够与调试.4.1 遇到的主要问题.4.2 现象记录及原因分析.4.3 解决措施及效果4.4 功能的测试方法、步骤，记录的数据第五章 结束语.5.1 对设计题目的结论性意见及进一步改进的意向说明.5.2 总结设计的收获与体会.附图（电路总图及各个模块详图）.参考文献第一部分 汽车尾灯设计电路第一章 设计背景与要求设计背景：在汽车运行过程中，驾车司机通过尾灯通知后继车辆本人的运行意图，对于维持正常的交通秩序，保障安全具有极其重要的意义。汽车尾灯控制

3、是典型的数字逻辑电路，本节通过该电路的设计了解其工作原理，并掌握简单的数字电路设计实现方法。设计要求：用6个发光二级管模拟汽车尾部左、右两侧3个尾灯，并用开关模拟左转、右转、刹车、倒车和检查控制。并且符合如下要求：当汽车处于左转或右转状态时，左侧或右侧的3个汽车尾灯按照左循环或有循环的顺序以1Hz的频率依次轮流点亮。当刹车键按下时，汽车所有尾灯同时长亮。当倒车键按下时，汽车所有尾灯以1Hz的频率闪烁，同时蜂鸣器以0.5s响、0.5s停的方式鸣响。4个按键优先级别最高的是倒车。若转弯键和刹车键同时按下，转弯侧的灯轮流循环亮，另一侧的灯长亮；若左、右转按键同时按下，做刹车处理。第二章 系统概述2.

4、1设计思想与方案选择设计思想：分析设计要求可知，电路主要根据3个按键对两组6个发光二级管进行控制。发光二级管的点亮模式有3种：循环轮流点亮、闪烁、长亮。发光二级管循环轮流点亮可以采用移位寄存器产生的序列脉冲信号或数据分配器依序分配的脉冲信号控制，闪烁点亮和蜂鸣器鸣响可以采用一定频率的脉冲信号控制。考虑到移位寄存器初始状态预置和状态切换控制不便，拟采用计数器控制译码器实现电路。左、右两组尾灯的控制模式对称，所以采用相同的控制电路。每组尾灯有3路输出，采用三进制计数器控制24线译码器74139m或74139o实现，前者使能控制为高电平有效，后者使能控制为低电平有效。当使能无效时，74139的4个输

5、出都为高电平；当使能有效时依据译码输入B、A的码值i输出Yi为低电平。74139o的逻辑功能表如下：由表可知，采用74139的输出Y0Y2反相后控制3个尾灯，当使能G有效时，可由计数器控制译码输入B、A按“00”、“01”、“10”状态变化，则3个尾灯轮流依次点亮。当使能无效时，译码器输出全为高电平，可采用逻辑门由刹车键控制发光二级管全亮或由倒车键选通脉冲信号控制发光二级管闪烁。采用20Hz至20KHz的音频脉冲信号控制蜂鸣器，可以使蜂鸣器鸣响，信号频率越高，音调越高。本设计要求在倒车时，蜂鸣器以0.5s的间隔鸣响，可以在刹车键按下时，用过逻辑门控制产生的脉冲信号波形驱动蜂鸣器。设计方案：参考

6、设计方案原理图如下：2.2 各功能块的组成如上述参考设计方案原理图所示，各功能块的组成为：OSC输入10MHz脉冲信号；采用div8十分频电路（详解见后叙）；计数器采用三进制计数器，由7490二-五-十进制加计数器和若干逻辑门组成；译码器采用2个74139m分别控制左、右电路；逻辑控制电路有若干逻辑门组成。2.3 工作原理LP-2000开发装置面板上的1MHZ的石英晶体振荡器经过分频器产生1KHZ和1HZ的信号，其中1HZ信号经过计数器产生00,01,10三种状态，分别控制译码器的两个输入端，实现灯的循环点亮，在逻辑控制电路中，实现了灯的长亮和闪烁两种状态，此外，每个灯由三个电路信号控制，则使

7、用一个三输入或门控制。对于蜂鸣器比较简单，只要1KHZ与1HZ信号经过与门控制就可以按一定的逻辑输入蜂鸣器了。控制电路状态表如下：对应的状态真值表如下：由真值表可得出： 左转+长亮=ACD+ABD 右转+长亮=BCC+ABD 左循环亮=A B D 右循环亮=ABD根据以上状态表、真值表及逻辑表达式利用逻辑功能器件74139m、7490以及若干逻辑门设计汽车尾灯控制电路。第三章 单元电路设计与分析分频器分频器用7490芯片实现。7490是二-五-十进制加计数器，片上有一个二进制计数器和一个五进制计数器。其中，QA为二进制计数器的输出；QBQD为五进制计数器的输出，位序从高到低依次为D、C、B。C

8、LKA和CLKB分别是两个计数器的脉冲输入端，下降沿触发有效。CLRA和CLRB是两个计数器的复位清零端，同为高电平有效；SET9A和SET9B分别是两计数器的置9控制端，当同为高电平时，QD、QC、QB、QA被预置为“1001”。如果计数脉冲CP控制五进制计数器的时钟CLKB，并以五进制计数器的最高为输出端QD控制二进制计数器的时钟CLKA，即构成5421BCD码是进制计数器。输出码从高位到低位顺序为QA、QD、QC、QB。在每个计数脉冲的下降沿五进制计数器加1；每个QD的下降沿QA翻转。每10个计数脉冲周期计数器输出状态循环一周，分频信号QA的占空比为50%。十分频电路图如下：其波形如下图

9、：若用7个7490实现10MHZ-1HZ共八个10倍分频，即可得到1KHZ和1HZ的信号。其电路图如下图所示：将上述电路打包即可得到如下div8分频器模块符号：计数器和译码器控制电路：（1）采用7490进行三进制计数电路设计，用异步清零法使其变为三进制计数器。QB,QC输出为：00,01，10；复位信号为11的输出，译码器采用74139m,计数器的输出控制译码器的两个输入，具体电路图如下：（其中上面的译码器的使能端由控制左循环的逻辑信号控制，下面的译码器的使能端由控制循环的逻辑控制。但因为74139M是高电平有效，所以必须记住要取反。）（2）左边长亮电路，右边长亮电路；左边循环点亮电路，右边循

10、环点亮电路如下图，电路采用逻辑门控制实现。A,B,C,D分别接对应的引脚。左边循环点亮电路，右边循环点亮电路的输出分别接两个对应的译码器使能端，左边长亮电路，右边长亮电路的输出分别接对应的左右3个灯。（3）0.5秒间断闪烁和蜂鸣器电路设计。因为1HZ的脉冲信号不能是蜂鸣器正常的工作，所以有1KHZ和1HZ信号经过与门输出控制蜂鸣器就能实现0.5秒的时间间隔响。如图所示：第四章 电路的组够与调试遇到的主要问题：（1）电路连接好后分析与综合没通过，经检查电路，发现有一个与门的一个端口还没有连接好，还有一处地方线路交杂到了一起。（2）三个灯循环亮时只有两个的循环。开始以为是逻辑关系出了问题，可是仔细

11、检查了几遍发现没有错误。后来发现是自己忽略了7490是异步置位的，原来自己把QB,QC=01作为复位信号了。后来我把QB,QC=11做为复位信号后问题就解决了。（3）当按下左转或右转键时，三个灯不按照顺序依次循环，而是跳隔着亮。刚开始还以为是电路的问题，后来发现是引脚编的不合理。经过重新编排引脚，然后分析与综合后下载到实验装置上，三个灯就依次循环亮了。应注意的问题：（1）由于电路十分复杂，在连接电路过程中一定要耐心、细心，把每一个元器件都按照预先设定的方式连接好，还要注意每根线之间避免杂乱交接在一起。（2）发光二级管阴极连接在一起，由FPGA的端口DICE_COM控制，设计时需要在该片内将该端

12、口接高电平Vcc。实验总图：第五章 实验总结收获与体会：本次设计是通过查阅多本参考书籍，并综合运用上学期数字电路所学的知识，通过画真值表，卡诺图化简得出了控制电路的逻辑表达式，进而设计出了各模块的电路图以及最后的电路总图。再通过Quartus II软件进行分析与综合、仿真实现的汽车尾灯的模拟实验。总的来说，这次实验还是比较成功的。此次试验给了我一个将课堂以及书本上学到的知识运用到实践的机会，并且在此过程中自己也学到了不少东西，比如细心与耐心，再比如对所学知识的更深一步的理解与体会，是我对知识掌握得更加牢固了。意见和建议：本实验基本实现了汽车在运行时候尾灯点亮方式的各种情况。但美中不足的是：每一

13、个开关都应该有一个消除机械振动的装置，可以用基本SR触发器来实现。只是由于电路本身就已经很复杂，为了简化电路，就只能将此不影响实验的最终结果的缺陷忽略掉了。参考文献：基于FPGA的数字电路系统设计，崔葛瑾 主编，西安电子科技大学出版社；数字电路及系统设计，赵曙光、刘玉英、崔葛瑾 编著，高等教育出版社；第二部分 LCD显示控制电路第一章 设计背景与要求（）设计背景：液晶显示器LCD(Liquid Crystal Display)是一种低功耗的显示器件，目前在各个领域有着广泛的应用。LCD在外加电场作用下液晶分子排列状态发生变化，使通过显示器的光线被调制，呈现明、暗不同的显示效果，LCD驱动电路的

14、功能就是根据显示要求建立起外加电场。本实验简单介绍LCD驱动模块的功能，并以一个应用实例来说明点阵字符型LCD显示控制接口电路的设计和实现。（）设计要求：显示字符在LCD屏上循环移动；显示内容移出后，新的显示字符随即移入显示。LP-2900开发装置上SW1SW8的8个按键分别控制一句显示字符。并且要求按键按下后字符不闪动、不循环移动；按键按上来是LCD显示屏自动清屏。在不需要任何按键控制的情况下，电路下载到LP-2900装置上后，LCD屏自动循环显示8句话。（）硬件环境LCD与驱动控制芯片组构成LCM模组。外围接口电路只需按时操作时序向LCD驱动模块发送控制命令或显示码。FPGA开发装置LP-

15、2900采用了以HD44780实现驱动控制的LCM。由于LP-2900开发装置中的HD44780的数据线、读写控制与模/数转换器ADC0804的输出数据线、读控制由相同的FPGA端口控制，设计时必须控制ADC0804的片选使能的FPGA端口CS1内接Vcc，使模/数转换器输出为高阻状态。否则，模/数转换器的数据输出将干扰FPGA对HD44780的控制，使LCD不能正常显示。LP-2900开发装置FPGA与HD44780的接口如下图所示:第二章 系统概述2.1设计思想与方案选择设计思想：系统设计可参照微程序控制器的思想,将系统所有的操作控制信号汇集编码成微指令存放在只读存储器ROM中。ROM的地

16、址由一个可同步预置的、计数频率可变的计数器控制。系统运行时，顺序逐条读出微指令，产生HD44780操作所需的控制信号，实现字符显示和刷新。微指令的读取周期可由地址计数器的计数频率调节。微指令码中8位为HD44780控制命令码或显示数据码段。系统运行中可以通过控制地址计数器的预置实现指令跳转，跳转的目标地址同样作为微指令码存放在ROM中。方案选择：由于硬件环境为FPGA开发装置LP-2900，LCD与驱动芯片组构成LCM模组，而且LP-2900采用了以HD44780实现驱动控制的LCM，故设计参考方案图如下图所示。其中分频选择模块可用分频器实现，计数模块可以用计数器实现，ROM模块可以用库参数存

17、储模块lpm_rom，然后通过数据线接到HD44780，控制逻辑模块经过分析后可以采用与非门实现。2.2各功能块的组成（1）分频选择模块：此模块拟采用由汽车尾灯设计电路试验中的div8十分频模块和若干逻辑门组成的电路来实现。（2）计数模块：计数木块用计数器实现。其的作用是利用分频器所产生的不同频率的时钟脉冲信号保证在显示器读取数据和显示数据时采用不同的频率，在写入文字和微指令时采用较快的执行速度，在显示文字位移时采用较慢的执行速度，控制ROM中的地址刷新速度。（3）ROM模块：ROM模块可以用库参数存储模块lpm_rom，然后通过数据线接到HD44780。其的作用是利用本身的储存能力，在有限的

18、储存范围内，将要执行的微指令和文字实现保存在ROM中，在要执行操作时从ROM中读取需要执行的微指令和文字。（4）控制逻辑模块：经过分析后可以采用与非门实现。2.3工作原理首先将需要操作的控制信号汇编成微指令代码储存在ROM中，然后利用分频器产生的不同频率来控制计数器计数速度，利用计数器控制ROM地址的读取速度，在进行微指令和显示文字写入的时候，逻辑控制电路给分频器一个信号，产生一个较高频率控制计数器计数，计数器在较高的时钟脉冲下对ROM进行地址读取，完成微指令和显示文字的读取；之后逻辑控制电路给分频器一个信号，产生一个较低频率控制计数器计数，计数器在较低的时钟脉冲下对ROM进行地址读取，完成显

19、示文字位移操作。附：HD44780的功能说明：（1）常用字符型LCD驱动控制器件。其主要特性为：可由编程选择显示3种带游标的字型：1行5*8点、5*10点，2行5*8点。内含字型库ROM（CGROM），根据8位显示码DB7DB0产生160个5*8和32个5*10的点阵字符型。内含128个字节的RAM,其中80个字节为显示RAM（DDRAM），可以存储80个字符显示码。内含64个字节的自定义字型RAM（CGRAM），可以暂存自建矩阵字型。内含多种控制命令，使用方便。（2）硬件资源：HD44780内部包含有命令寄存器IR、数据寄存器DR、地址计数器AC和显示储存器DDRAM。具体说明如下：命令寄存

20、器IR：在读出IR数据时，最高位的DB7是HD44780忙状态标志，低7位数据DB6DB0是地址计数器AC中的内容。BF为“1”时，HD44780内部进行操作；BF为“0”时，HD44780接收新的命令。地址计数器AC：HD44780的地址计数器为内部储存器DDRAM和CGRAM分配地址，其内部内容即为当前DDRAM和CGRAM的地址。当一条地址设置命令写入IR时，其中的地址码即送到地址计数器AC中。在读或者写的操作中，地址计数器AC自动加1或者减1。显示存储器DDRAM：DDRAM中共有128个8位存储单元，其中80个为显示RAM，分为两个地址不连续的存储区。地址为十六位进制00H27H的4

21、0个单元显示在LCD的第一行，地址为40H67H的40个单元显示在LCD的第二行。LCD设置显示时数据存储单元地址与LCD显示位置对照表如下：LCD显示位置12313141516第一行字符存储地址（hex）000102.0C0D0E0F.252627第一行字符存储地址（hex）404142.4C4D4E4F.656667HD44780读写控制逻辑：当RS=1,R/W=0时，在EN信号下降沿，数据端口的数据被暂存到DR中，HD44780的内部操作写入计数器AC指定地址的DDRAM或CGRAM单元。当RS=0,R/W=0时，在EN信号下降沿，数据端口的命令写入IR，HD44780执行内部操作。如果

22、是读数据的命令，内部操作是把AC指定地址单元的数据读出并暂存入DR。然后，在RS=1、R/W为1,EN信号的下降沿时,DR暂存的数据被输出到数据端口上,同时DDRAM或CGRAM下一地址的数据又会自动存入DR等待下次读取。HD44780控制逻辑如下表所示：RSR/WEN功能00下降沿写命令码01高电平读BF标志和AC值10下降沿写显示数据码11高电平读显示数据码（3）命令说明：HD44780的操作命令主要有11条。在内部操作执行期间标志BF=1，所以在发送命令前应先判断BF确保其为0.如果为了简化操作不检查BF状态，发送命令的间隔时间应该保证远大于命令执行的标准时间。当HD44780的内部时钟

23、频率为270KHz时，各条命令的执行最大时间和功能如下表所示：清屏：使地址计数器AC全为0;清除液晶屏所有显示。归位：使地址计数器AC全为0；显示屏和DDRAM内容不变。数据输入方式设置： I/D=1，读/写DDRAM或CGRAM时地址自动加1，光标或闪标右移一位； I/D=0，读/写DDRAM或CGRAM时地址自动减1，光标或闪标左移一位； S=0，数据读、写操作时，显示符位置不动； S=1，写DDRAM数据时，所有显示符平移1位：I/D=1时左移，I/D=0时右移。但光标和闪标位置不变。从DDRAM读出数据或读、写CGRAM时显示符不移位。显示开关控制： D=1，允许显示；D=0，禁止显示

24、； C=1,光标显示；C=0，光标不显示； B=0字符不闪烁，B=1，光标所在位置的字符闪烁。光标字符移位：S/C=1，所有显示符和光标同时移动；S/C=0，仅光标位置移动，显示符位置不动。R/L=1，右移，移位时AC减1；R/L=0，左移，移位时AC加1。DDRAM内容不变。显示方式设置： DL：设置接口数据的位数。DL=1,8位数据接口；DL=0,4位数据接口； N：设置显示行数。N=1，显示2行字符；N=0，显示1行字符。显示内容都从DDRAM的初始位置开始。 F：设置显示字符。F=1，5*8点；F=0,5*10点。设置CGRAM地址：设置新的CGRAM地址到AC，地址码位数为6位二进制

25、数。随后数据写入CGRAM的新地址单元或读出该单元数据。设置DDRAM地址：设置新的DDRAM地址到AC，地址码位数为7位二进制数。随后数据写入DDRAM的新地址单元或读出该单元数据。写数据到CGRAM或DDRAM。写8位二进制数到CGRAM货DDRAM。由最近一次执行的地址命令确定数据的写入位置。数据写入后，地址指针会根据数据输入模式自动加1或减1，该模式还决定显示符是否移位。第三章 单元电路设计与分析3.1各单元电路的选择分选模块：利用div8十分频模块分频，利用74151选择频率；或者利用div8十分频模块和若干逻辑门组成分选电路。电路图分别如下所示：（1）（2）电路的压缩模块符号如图所

26、示：计数器：带有8位数据总线，SLOAD、SCLR和时钟控制功能CLOCK的计数器。ROM：带有12位输出总线和时钟控制功能CLOCK，内部储存容量256字节，12位储存单元的ROM。3.2设计及工作原理分析（1）先利用8片7490制作一个分频电路，将OSC固定10MHz的频率通过分频器分别产生10MHz、1MHz、100KHz、10KHz、1KHz、100Hz、10Hz、1Hz的不同频率，然后利用74151数据选择器对频率进行选择。（2）建立一个.mif文件，将微指令代码和显示文字输入在文件中，建立一个ROM储存器，ROM选择输入端口锁存，将.mif文件导入ROM中，使系统开启时文件能够读入

27、从而开始执行系统。要求1的ROM表格：要求2的ROM表格：说明：290指的是字符从第一行17位写入；2D0则是字符从第二行17位写入；每行左移的A18指令位数=16+设计的字符位数；503是指跳转绕00行03列清零；要求3的ROM表格：说明：每行末尾的跳转指令只要指向下一行的任意位置即可，因为下一行是由另外的一个按键控制。要求4的ROM表格:说明：每一行末尾的跳转指令必须跳转至下一行的00列，因为是由计数器自动扫描自动显示的，没有按键控制，每一行扫描结束后必须跳转至下一行从头扫描。（3）创建一个计数器，计数器的时钟有分频器负责输入一个脉冲信号，计数器的输出控制ROM的地址，计数速度控制ROM的

28、地址刷新速度。要求1、2、4的计数器和ROM的连接方式如图：说明：ROM的高四位、低四位地址均由计数器输出控制。要求3的计数器与ROM的连接方式：说明：此实验是由按键控制ROM的高四位，计数器输出端控制ROM的低四位。（4）在.mif文件中，我们需要显示的内容不断的左右移动，执行相同的一段命令，故在12位控制命令中设置一个含有微指令修改ROM下一条取指地址，设置LD作为地址计数器预置数控制信号。实现存储器地址的修改。为了在运行中避免地址修改指令被误发至HD44780，则可以执行跳转指令时封锁使能信号EN，如此则需要在微指令中增加一位EN选通信号OE，在指令跳转时该信号无效，EN不能产生正脉冲。

29、（5）ROM中存储的微指令码一共需要12位，位序排列如下表所示。其中，8位数据时HD44780的命令，显示码或存储器地址计数器的预置数，存放在ROM单元的低8位DB7DB0，D8位HD44780的寄存器选择信号RS，D9为EN选通信号OE，D10为LD地址计数器的预置数控制，D11为技术频率选择信号SL。表4、微指令编码位序功能及序位D11D10D9D8D7D0信号名SLLDOERS命令或数据写入IR0/1010HD44780命令写入DR0/1011显示字符的ASCII码数据存储器地址修改*10*指令跳转目标地址另外，还可设置一个复位键RST，低电平有效，当Reset键有效时，地址计数器被强制

30、复位，同时HD44780的使能信号EN被封锁；当RST键无效时，地址计数器计数，同时EN输出脉冲，顺序将控制命令或显示数据写入HD44780。高4位D11D8信号功能对照SL：频率选择信号；SL=1选择1Hz频率，移动指令；SL=0,选择10Hz频率，送指令。LD：地址计数器预置数控制信号，LD=0不需置数。OE：EN选通信号RS：寄存器选择信号第四章 电路的组够与调试（1）实验一、二遇到的问题：电路调试成功后，下载到实验装置上发现显示字符移出后，显示屏上空一段时间才会再次移出显示字符。即循环显示没有衔接上。这显然不是电路的问题。检查ROM表格发现显示字符不是从每一行的17位写入的，并且跳转的

31、位置也不对。于是在每一行的201清屏指令后分别添加290和2D0指令。但是在此调试运行时发现显示还没有完全移出就清屏了，再次检查ROM表发现A18指令位数不等于16加显示字符的位数，于是将缺少的移动指令补齐后再次调试与运行发现符合要求了。附实验总图：实验三遇到的问题：此实验遇到的主要问题就是思路问题和对实验装置的分析问题，经过向老师请教明白SW1SW8八个按键通过74148后的输出控制ROM的高四位，计数器输出控制低四位，但计数器CLER端口接的非门只能接1个输入，经过分析，8个按键有1出1，全0出0的特性是或的特性，于是引入一个8输入或门即把问题解决了。电路调试好以后运行发现显示字符一直在闪

32、，而且按键按上来后不能清平，随后一个显示符重复，问题比较多。但电路几经检查确实没有问题了，于是检查ROM发现每一行最后没有跳转指令，而且08行和0f行的00列没有设置201清屏指令，修改ROM后问题解决了。附实验总图：实验四遇到的问题：显示字符无法自动循环。原因是ROM中每一行的最末尾的跳转指令跳转的位置不对，没有跳转至下一行的00列，修改后问题解决。附电路总图：第五章 结束语5.1对设计题目的结论性意见及进一步的改进的意向说明本次试验利用FLEX10K的LCD显示器来模拟生活中常见的移动文字广告，使我对整个设计过程有了深入的了解。在本次设计学习中，学到了移动文字广告的实质以及使用设备。在未来

33、的学习中，希望将本次实验加以推广，从简单的2行5*8的设计中学会更大型文字显示设备的原理，对文字的字体能够进行修改，文字的颜色方面做出一定的改变，利用更先进的设备能够获得更加多功能的文字效果，并且能够不单单的显示英文字符和数字，希望能把中文字符纳入其中。通过对软件方面的修改进而省略一定的硬件开支的方法，如何获得更好的可移植性，使整个设计思路能够在不同的平台获得较好的效果。5.2总结设计的收获和体会此次试验是我和几个同学一起探讨设计出来的，虽说没有独立完成，但是通过大家的合作，还是有很大的收获的，这份集体的智慧的结晶教会了我们要善于合作，善于运用集体的力量解决困难问题。站在知识的角度，从最简单的分频到计数器，ROM的考虑到最后总设计图的完成，都需要大量的时间和精力的投入，在设计中能够真正体会到努力的付出与回报是成正比的。此次试验让我对以往的知识有了更加扎实的掌握，并且对Quaitus2软件的强大的功能有了更深一步的了解。在设计中把现实的课程应用到实际当中，把理论的知识强化到现实的设计中，这是每一次实验最大的意义所在。