集成电路数字电子钟系统的设计 .doc
《集成电路数字电子钟系统的设计 .doc》由会员分享,可在线阅读,更多相关《集成电路数字电子钟系统的设计 .doc(21页珍藏版)》请在沃文网上搜索。
1、目 录1 设计任务11.1 设计目的.11.2 设计要求.11.3 功能扩展.11.4 方案对比.12 数字电子钟系统设计32.1 各部分设计原理.32.1.1 电源电路.42.1.2 晶体振荡及分频电路.52.1.3 时间计数单元.62.1.4 译码与显示电路102.1.5 校时校分电路102.1.6 整点报时电路112.2 扩展电路部分.122.3 整机原理图.142.4 元器件的选择.153 电路的调试和误差分析.163.1总体的调试步骤163.2蜂鸣器功能测试163.3 计时功能调试及误差.164 课程设计的收获、体会和建议.164.1焊接调试过程中发现的问题174.2 设计体会.17
2、4.3实验建议.18参考文献附录1 设计任务1.1 设计目的1、熟悉集成电路的引脚安排。2、掌握各芯片的逻辑功能及使用方法。3、了解数字钟的组成及工作原理。4、熟悉数字钟的设计与制作。1.2 设计要求1、时间计数电路采用24进制,从00开始到23后再回到00;2、各用2位数码管显示时、分、秒;3、具有手动校时 校分功能,可以分别对时 、分进行单独校时,使其校正标准时间;4、计时过程具有报时功能,当时间到达整点前10秒开始,蜂鸣器1秒响1秒停地响5次。1、由一个数码显示管显示星期;5、为了保证计时的稳定及准确,须由晶体振荡器提供时间基准信号。1.3功能扩展1、由一个数码显示管显示星期,星期计数采
3、用7进制;2、星期显示为,星期一至星期六显示分别为1、2、3、4、5、6,星期天显示为日(即为8)。1.4 方案对比 1、方案一如图1,可知此方案的电路的校时开关中,电路存在开关抖动问题,使电路无法正常工作。图1 方案一2、方案二 如图2,此方案加采用基本RS触发器构成开关消除抖动电路。图2 方案二总结:由于方案二很好的解决了开关抖动的现象,选用方案二2 数字电子钟系统的设计2.1各部分设计原理数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振
4、荡器电路构成数字钟。如下图3所示为数字钟的一般构成框图它由石英晶体振荡器、分频电路、计数器、译码显示器和较时电路组成。 数字钟是一个将“ 时”,“分”,“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时,显示满刻度为23时59分59秒,另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此,一个基本的数字钟电路主要由译码显示器、“时”,“分”,“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现。
5、将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计时器,可实现对一天24小时的累计。 图3 数字钟构成框架图2.1.1电源电路主要选用器件:变压器、电感、桥堆、稳压管7805、电容图4中,是一个将频率为50Hz220V的单相交流电压转换为5V的直流电压的直流电压的直流稳压电源,经过变压、整流、滤波、稳压后,输出为5V直流电压。图4 电源电路2.1.2 晶体振荡及分频电路图5 晶体振荡及
6、分频电路图5中,石英晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的脉冲信号,可保证数字钟的走时准确及稳定。晶振出来接CD4060分频,从3端出来的脉冲为2Hz。图6中,再把这2Hz的脉冲信号接入74LS74(此为双D触发器),由74LS74的5端出来即为数字钟的1Hz的脉冲。图6 1Hz分频2.1.3时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为24进制计数器,其输出为两位8421BCD码形式;分计数和秒计数单元为60进制计数器,其输出也为8421BCD码; 一般采用10进制计数器来实现时间计数单元的计数功能,即我们选用74LS90。在本电路中,第一
7、组计数器74LS901用来作秒个位计数,输出端为1Q4 1Q1,计数范围为00001001循环。每当计数到1001(相当于10进制数的9)时,再输入一个计数脉冲则会变为0000,这时74LS90 1的1Q4由高电平变低电平输出一个负跳变脉冲到74LS902的时钟输入端即为14端,作为进位脉冲使第二组计数器74LS902作一次秒十位的计数。同时74LS90 -1开始作下一个计数循环。秒十位计数为6进制(可以通过导线连接使10进制变为6进制。实现原理:输出端2Q42Q32Q22Q1要从0101跳变到0000, 中间经过一个瞬间状态0110。 这时我们只须将2Q3接入74LS90 1、74LS902
8、的1R端,2Q2接入到74LS901、74LS902的2R端)。74LS902输出端为2Q4 2Q1,计数范围为00000101循环。每当计数到0101(相当于10进制数的5)时,再输入一个计数脉冲则会变为0000,这时74LS902的2Q32Q2两端经过一个二输入与门(74LS08)输出端再送到74LS903的CP端,作为进位脉冲使74LS903作一次分个位的计数。同时74LS902开始作下一个计数循环。同理分计数的实现原理与秒计数的实现原理一样,用第三组计数器74LS903作分个位计数,用第四组计数器74LS904作分十位计数。第五组计数器74LS905和第六组计数器74LS906作为时计
9、数器,但要设置为24进制。由74LS904的2Q32Q2两端经过一个二输入与门输出端送到的74LS905的CP端,作为进位脉冲使74LS905作一次时个位的计数。计数范围也是00001001循环,当计数由1001变为0000输出一个负跳变脉冲到74LS902的时钟输入端即为14端,作为进位脉冲使第六组计数器74LS906作一次时十位的计数。因为我们要求时间由23:59:59能跳到00:00:00。所以当74LS904向74LS905再发一次脉冲时,74LS905、74LS906的输出端6Q46Q36Q26Q15Q45Q35Q25Q1要从00100011跳变到00000000,中间经过一个瞬间状
10、态00100100。这时我们只须将6Q2接入 74LS905、74LS906的R1 端,5Q3 接入74LS905、74LS906的R2 端。(1) 秒计数器、译码、显示电路(图7)图7 秒计数器、译码、显示电路(图中74LS08的三端是接入分计时器的CP端)(2) 分计数器、译码、显示电路(图8)图8 分计数器、译码、显示电路(图中74LS08的6端是接入时计时器的CP端)(3)时计数器、译码、显示电路(图9)图9 时计数器、译码、显示电路2.1.4 译码与显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。译码是把给定的代码进行翻译,将时、分、秒计数器输出的四位二进制代码翻译
11、为相应的十进制数,并通过LED七段数码管。而译码器采用CD4511器件组成,在译码显示电路输出信号的驱动下,显示出清晰直观的数字符号。2.1.5 校时校分电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。根据要求,的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。由于每个机械开关具有抖动现象,因此每一个开关都需要用RS触发器作为去抖电路。采用RS基本触发器及单刀双掷开关组成,当截断正常的计数脉冲,就可以实现手动校时功能,如
12、图10 图10 消除开关抖动电路(图中的74LS32的2端由秒计时器的74LS08的3端接入,74LS32的3端接入分计时器的CP端; 74LS32的5端由分计时器的74LS08的6端接入,74LS32的6端接入时计时器的CP端 )2.1.6报时电路整点报时电路:根据要求,电路应在整点前10秒钟内开始整点报时,即当时间在59分50秒到59分59秒期间时,报时电路报时控制信号。当时间在59分50秒到59分59秒期间时,分十位、分个位和秒十位均保持不变,分别为5、9和5,因此可将分计数器十位的Q3和Q1 、个位的Q4和Q1及秒计数器十位的Q3和Q1相与,从而产生报时控制信号。报时电路可选74LS3
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
下载文档到电脑,查找使用更方便
20 积分
下载 | 加入VIP,下载更划算! |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 集成电路数字电子钟系统的设计 集成电路 数字 电子钟 系统 设计