计数器的设计数字电子技术.doc

《计数器的设计数字电子技术.doc》由会员分享，可在线阅读，更多相关《计数器的设计数字电子技术.doc（38页珍藏版）》请在沃文网上搜索。

1、目录摘要1Abstract2目录3绪论4第一章 时钟脉冲的产生16第二章 发生器的设计21第三章数据检测器的设计30第四章 计数器的设计38第五章 译码显示器的设计43第六章 计数器的设计53结论58致 谢59参考文献60绪论数字电子技术是当前发展最快的学科之一。数字电路的设计过程和方法也在不断的发展和完善。由于半导体技术的迅速发展，微型计算机的广泛应用，所以数字电子技术在现代科学技术领域中占很重要的地位，应用也更加广泛。 一、 设计题目及要求1、 设计一个循环产生“0010111”序列的信号发生器。2、 设计一个能检测“110”序列的串行数据检测器，即每当外输入串行随即信号中出现“110”时

2、，输出为1，其他情况输出为0。3、 要求检测输出的“110”个数能用显示器显示出十进制数，并且要求各个部分电路使用同一个时钟脉冲电路，电路采用同步方式。二、 原理框图根据设计课题要求，通过初步设计分析，画出基本原理框图如下： 电源译码显示器计数器数据检测器信号发生器 时钟产生 基本框图三、同步时序逻辑电路的设计步骤1、 逻辑抽象，得出电路的状态转换图和状态转换表就是把要求实现的时序逻辑功能表示为时序逻辑数，可以用状态转换表的形式，也可以用状态转换图的形式。这就需要：（1） 分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常都是取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量

3、。（2） 定义输入、输出逻辑状态和每个电路的状态的含义，并将电路状态顺序编号。（3） 按照题意列出电路的状态转换表或画出电路的状态转换图。这样，就把给定的逻辑问题抽象为一个时序逻辑函数了。2、 状态化简若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则称这两个状态为等价状态。显然等价状态是重复的，可以合并为一个。电路的状态数越少，设计出来的电路 也越简单。状态化简的目的就在于将等价状态合并，以求得最简的状态转换图。3、 状态分配状态分配又称状态编码。时序逻辑电路的状态是用触发器状态的不同组合来表示的。首先，需要确定触发器的数目n。因为n个触发器共有2n种状态组合，所以获得时

4、序电路所需的M个状态，必须取 2n-1M2n其次，要给每个电路状态规定对应的触发器状态组合。每组触发器的状态组合都是一组二值代码，因而又将这项工作称为状态编码。在Mm时，称为部分译码器。八、计数器简介在数字系统中使用最多的时序电路要算是计数器了。计数器不仅能用于对时钟脉冲记数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。计数器的种类非常繁多。如果按计数器中的触发器是否同时翻转分类，可以把计数器分为同步式和异步式两种。在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的。而在异步计数器中，触发器的翻转有先有后，不是同时发生的。如果按计数过程中计数器中的数字增减分类，又可以

5、把计数器分为加法计数器、减法计数器和可逆计数器（或称为加/减计数器）。随着记数脉冲的不断输入而作递增计数的叫加法计数器，作递减记数的叫减法记数器，可增可减的叫可逆计数器。第一章 时钟脉冲的产生用555定时器构成多谐振荡器1 电路构成图1为555定时器构成的多谐振荡器电路图，由图看出，在555定时器基础上外接定时元件电阻R1、R2及电容C，高电平触发器端TH(管脚6)和低电平触发器端TR（管脚2）短接于R2、C间，放电管VTD的通路（管脚7）串接于R1、R2间（此为构成多谐振荡器接法特点），图2为管脚图。 2 工作原理多谐振荡器无稳态，只有两个暂时稳定状态，输出在两个暂稳态间来回转换，从而输出举

6、行波脉冲，暂稳态的时间长短由电路的定时元件确定。 具体工作过程如下：接通电源之前，电容器两端电压Vc=0，一接上电源，A、B比较器输出为Va=0，Vb=1，故Q=1，Q=0，Vo=1，VTD截止，电源电压通过R1、R2对C充电，多谐振荡器处于第一暂稳态。其暂态过程的三要素为：Vc (0+) = 0Vc () = Vcc充=（R1+R2）C 第一暂稳态不可能永远存在下去，随着时间的推移，电源电压不断对电容C充电，Vc的值将不断上升，由于比较器A、B的存在，电容C的Vc也不可能充至Vcc，当1/3VccVc2/3Vcc时，比较器A、B的输出Va、Vb均为低电平，R-S触发器的状态保持不变，故输出V

7、o仍维持高电平，但当充电至Vc2/3Vcc时，使A比较器输出Va=1，而此时Vb仍为低电平，R-S触发器状态发生变化，此时Q=0，Q=1，从而使输出V=0，放电管VTD导通，第一暂稳态结束。一旦放电管VTD导通，也就是说对地有直达通路，因而电容C通过R2和放电管放电，电路进入第二暂稳态，暂态过程的三要素为：Vc = 2/3 VccVc () = 0放 = R2 C随着时间的推移电容C不断放电，使Vc值不断下降。由于比较器A、B的存在，电容器的电压Vc不可能放电至0，当1/3VccVc2/3Vcc时，比较器A、B的输出Va=Vb=0，R-S触发器处于维持状态，故输出Vo=0也保持不变，但当Vc继

8、续下降至Vc1/3Vcc时，比较器A、B输出Vb=1，Va=0，R-S触发器状态发生变化，使Q=1，Q=0，输出Vo变为高电平，放电管VTD截止，第二稳态结束，电源电压再次对电容C充电，多谐振荡器又处于第一暂稳态，如此反复，便使输出端输出矩形脉冲。脉冲波形如下图所示： Vc-2/3 Vcc 1/3 Vcc 0 t V0 t1 t2 0 T t据暂态解的求法得多谐振荡器的振荡周期为：T = T1 + T2而 T1 = (R1+R2)C ln (Vcc-1/3Vcc)/(Vcc-2/3Vcc)= (R1+R2)C ln2 T2 = R2C ln (0-2/3Vcc)/(0-1/3Vcc) = R2

9、C ln2得 T = (R1+2 R2) Cln2 =0.7 (R1+2 R2)C输出矩形脉冲的频率f=1/T，显然改变R1，R2和C的值，即可改变振荡频率（通过改变R和C的数值，可以获得从0.1Hz到300KHz的振荡频率），也可通过改变V5来改变比较器AB的参考电压，从而达到改变振荡频率的目的。 第二章发生器的设计设计一个循环产生“0010111”序列的信号发生器（1） 序列脉冲发生有计数型和移位型两种。这里选择其中的移位型。例如：由三位移位寄存器构成的序列信号发生器的一般结构如图2.1所示。 图2.1 移位型序列发生器原理图 移位型序列信号发生器由移位寄存器和组合电路两部分组成。各触发器

10、的Q端作为组合电路的输入，组合电路的输出作为移位寄存器的串行输入。D1为反馈函数，在同步脉冲CP的作用下，移位寄存器做左移操作，从Q3端就得到一个序列信号输出，输出序列信号有多少位，则序列长度就有多少，有几位移位寄存器构成的序列发生器产生的序列信号的最大长度为P=2ª(2)首先进行逻辑抽象，画出状态转换图及状态转换表。现所设计的序列信号的长度P=7。因此按序列信号三位一组的划分，如图2.2所示，设输出要求产生的序列的前三位时的状态为S1，按左移规律，左移一位后的状态为S2，类似的，每左移1位改变一个状态，分别为S3,S4,S5,S6,S7。电路具有7个状态，所以原始状态图如图2.3（

11、a）所示。由图2.2的状态划分和状态指定可得，S1=001,S2=010,S3=101,S4=011,S5=111,S6=110,S7=100。在状态为S1时左移入一个0后，进入S2状态，再左移一个1后，进入S3状态，其他左移过程 与此类似。由图3（b）所示：0 0 1 0 1 1 1 0 0 1 0 1 1 1 S1 S2 S3 S4 S5 S6 S7 图2.2. 状态划分 (b)图2.3. 状态转换图因为原始状态图就是最简的，所以状态图无需化简。由于移位寄存器只能选用D触发器组成发生电路。因此用D触发器的状态Q3Q2Q1分别代表S1，S2 S7。并根据状态图列出状态表如表2.1所示。反馈函

12、数D1的卡诺图如图2.4所示：表2.1 状态转换表a 0 0 0X X XX0 0 1 0 1 0 0 1 11 0 01 0 11 1 01 1 1 0 1 01 0 11 1 10 0 10 1 11 0 01 1 00 1 1 1 1 0 0（3）求方程：根据表2.1和图2.4，得出方程： （4）检查能否自启动 将初态Q3Q2Q1 = “000”代入方程，知次态仍为“000”，所以电路有7个有效状态和1个无效状态（全0），在全0状态下，反馈函数的输入（Q3，Q2）都为0，因而异或反馈反函数D1也为0，所以移位寄存器的下一组状态仍为全0，即无效状态“000”不能自动转入有效循环，即不具有自

13、启动特性。为实现自启动，必须修改D1激励函数，使处于状态全0时，能自动纳入到S1=001状态。即将全0时的D1修改为1即可。所以(式2.1)。显然只有在全0时，为1，并使这时的反馈函数D1变成1，这样就使下一状态转为有效状态001了。由表2.2所示，并将（式2.1）化简为：(式2.2)表2.2 状态转换表b D10 0 00 0 110 0 1 0 1 0 0 1 11 0 01 0 11 1 01 1 1 0 1 01 0 11 1 10 0 10 1 11 0 01 1 00 1 1 1 1 0 0所以最后得出方程：（5）画出逻辑电路图如图2.5所示： 第三章 数据检测器的设计设计一个能检

14、测“110”序列的串行数据检测器 即每当外输入串行随机信号中出现“110”时，输出为1，其他情况输出为0。解：（1）首先进行逻辑抽象，画出状态转换图。 取输入数据为输入变量，用X表示；取检测结果为输出变量，以Z表示。nn+1 设电路在没有输入1以前的状态为S0，输入一个1以后的状态为S1，连续输入两个1以后的状态为S2，连续输入三个或三个 以上1以后的状态为S3，当连续输入两个1以后，即S2状态后又输入0，则又返回到S0状态。若以S 表示电路的现态，以S 表示电路的次态，依据设计需要即可得到表3.1的状态转换表和图3.1的原始状态转换图。表3.1:状态转换表(注:表内为次态/输出) SnXS0

15、S1S2S30S0/0S0/0S0/1S0/11S1/0S2/0S3/0S3/0（2）然后进行状态化简。 比较一个S2和S3这两个状态便可发现，它们在同样的输入下有同样的输出，而且转换后得到同样的次态。因此S2和S3是等价状态，可以合并为一个。即S2表示输入两个或两个以上1的状态。故只有3个稳态S0、S1、S2，用两位“00、01、10、11”即可。从物理概念上也不难理解，当电路处于S2状态时表明已经连续输入了两个1。如果在电路转换到S2状态的同时，输入也改变为下一位输入数据（当输入数据来自移位寄存器的串行输出，而且移位寄存器和数据检测器由同一时钟信号操作时，就工作在这种情况），那么只要下个输

16、入为0就表明输入“110”序列了。因而无须再设置一个电路状态。于是就得到了图3.2（化简后的状态转换图）图3.1.原始状态图 图3.2.化简后的状态图（3）状态分配在电路状态M=3的情况下，根据式M可知，应取触发器的位数为n=2。如果取触发器状态Q1Q0的00、01和10分别代表S0、S1、S2，并选用JK触发器组成这个检测电路，则得图3.3（状态转换图），并由状态图列表（如表3.2）如下，且画出电路状态输出的卡诺图，如图3.4所示。表3.2 状态转换表bX Z00000 00 11 01 10 00 11 01 1001111110 00 11 01 10 00 11 01 10000 （4

17、）求方程 将图3.4的卡诺图分解为图3.5中分别表示、 和Z的3个卡诺图。 图3.5.卡诺图的分解经过化简后得到电路的状态方程为 (式1)图3.5(c)得输出方程： （式2）（5）检查能否自启动由表3.2可知，当此电路进入无效状态11后，若X=1则次态转入10；若X=0则次态转入00，因此这个电路是能自启动的。（6）画出逻辑电路图,如图3.6所示。 图3.6 数据检测器逻辑图第四章 计数器的设计我们设计一个模8三位二进制码的计数器第一步 状态指定可根据状态要求直接进行状态指定，其原始状态图如图（4.1）所示 图4.1. 模8计数器的原始状态图第二步 状态化简因为原始状态图就是最简的,所以实际状

18、态图如图(3.2)所示 图4.2. 模8计数器的实际状态图第三步. 状态编码列出状态编码表(表4.1)，再根据状态图作出状态真值表（表4.2）表4.1 Q1Q0Q2 00 01 11 10 0 1S0S4S1 S5 S3 S7S2 S6表4.2 注：表内为次态/输出Q1Q0Q2 00 01 11 10 0 1 001/0 101/0010/0110/0 100/0 000/1 011/0 111/0第四步. 求函数表达式输出函数可直接通过输出函数卡诺图求得若选用D触发器由其状态方程可直接作出卡诺图，如图（4.3）所示。 图4.3 函数卡诺图 所以 第五步 检查能否自启动因电路能从“111”状态

19、自动变为“000”状态，所以该电路能发生自启动。第六步 画出逻辑图，如图4.4所示。 图4.4 计数器逻辑图 第五章 译码显示器的设计为了把所检测状态出现的次数直观的用十进制数显示出来，直观的显示数字系统的运行数据，我们首先把二十进制的结果，即BCD码送至译码器译码，然后用译码器的输出去驱动十进制的数字显示器件。目前广泛使用了七段字符显示器，或称做七段数码管。这种字符显示器由七段可发光的线段拼合而成。常见的七段字符显示器有半导体数码管和液晶显示器两种。它们对译码器要求是，输出应为各种对应应显示数字所需的高、低电平组合。一般高低电平送到显示器的相应段上就显示出十进制数字符号，在本次设计中选用半导

20、体数码管显示器。图5.1是半导体数码管BS201A的外形图和等效电路。这种数码管的每个线段都是一个发光二极管（Light Emitting Diode，简称LED）。因而也把它叫做LED数码管或LED七段显示器。 图5.1 半导体数码管BS201A发光二极管的使用材料与显通二极管和锗二极管不同，有磷砷化镓，磷化镓，砷化镓等几种，而且半导体中的杂质浓度很高。大量的电子和空穴在扩散过程中复合，其中一部分电子从导带跃迁到价带，把多余的能量一光的形式释放出来，边发出一定波长的可见光。磷砷化镓发光二极管发出光线的波长与磷和砷的比例有关，含磷的比例越大波长越短，同时，发光效率也随之降低。目前生产的磷砷化镓

21、发光二极管（如BS201、BS211等）发出光线的波长在6500A左右，呈橙红色。在BS201等一些数码管中还在右下角处设了一个小数点，形成了所谓的八段数码管，如图5.1（a）所示。此外，由图5.1（b）的等效电路可见BS201A的八段发光二极管的阴极是作在一起的，属于共阴极类型。为了增加使用灵活性，同一规格的数码管一般都有共阴极和共阳极两种类型可供选择。半导体数码管不仅具有工作电压低、体积小、寿命长、可靠性高等优点，而且响应时间短（一般不超过0.1us），亮度也比较高。它的缺点是工作电流比较大，每一段的工作电流在10mA左右。半导体数码管可以用TTL或CMOS集成电路直接驱动。为此就需要使用

22、显示译码器将BCD代码译成数码管所需的驱动信号，以便使数码管用十进制数字显示出BCD代码所表示的数值。当某个控制端处于高电位时，则其对应的发光体发光，有发光段的不同组合便显示出十进制数字。如图5.2所示 图5.2 七段字型显示器构成及显示原理今以A3A2A1A0表示显示译码器输入的BCD代码，以YaYg表示输出的七位二进制代码，并规定用1表示数码管中线段的点亮状态，用0表示线段的熄灭状态。常用的集成七段字形显示译码器CT1049外部引脚如图5.3所示。则根据显示字形的需求便得到了表5.1的真值表。表中除列出了BCD代码的10个状态与YaYg状态的对应关系以外，还规定了输入为10101111与这

23、六个状态下的字型。表5.1 七段显示译码器真值表序号 输入 输出字形IBA3 A2 A1 A0Ya Yb Yc Yd Ye Yf Yg00000000暗0100001111110 11000101100002100101101101310011111100141010001100115101011011011610110001111171011111100008110001111111911001111001110110100001101111101100110012111000100011131110110010111411110000111115111110000000暗由上表可以看到，现

24、在与每个输入代码对应的输出不是某一根输出线上的高低电平，而是另一个7位的代码了。可见七段字行显示译码器属于代码变换类型组合逻辑电路。IB=0时，YaYg均为0，禁止译码，显示器暗；IB=1时，译码器正常工作，则称IB为灭灯端。从得到的真值表画出表示YaYg的卡诺图，即得到图5.4。在卡诺图上采用“合并0然后求反”的化简方法将Ya-Yg化简得到 图5.4 七段显示译码器卡诺图CT4019输出高电平有效，应接共阴极接法七段字型显示器，由于该集成电路用OC门输出，可直接驱动共阴极发光二极管。所以连接七段二极管显示时，要加上接电阻，阻值为400，电路连线图如图5.5所示。图5.5译码显示器原理图第六章

25、 计数器的设计我们设计一个模8三位二进制码的计数器第一步 状态指定可根据状态要求直接进行状态指定，其原始状态图如图（6.1）所示 图6.1. 模8计数器的原始状态图第二步 状态化简因为原始状态图就是最简的,所以实际状态图如图(6.2)所示 图6.2. 模8计数器的实际状态图第三步. 状态编码列出状态编码表(表6.1)，再根据状态图作出状态真值表（表6.2）表6.1 Q1Q0Q2 00 01 11 10 0 1S0S4S1 S5 S3 S7S2 S6表6.2 注：表内为次态/输出Q1Q0Q2 00 01 11 10 0 1 001/0 101/0010/0110/0 100/0 000/1 01

26、1/0 111/0第四步. 求函数表达式输出函数可直接通过输出函数卡诺图求得若选用D触发器由其状态方程可直接作出卡诺图，如图（6.3）所示。 图6.3 函数卡诺图 所以 第五步 检查能否自启动因电路能从“111”状态自动变为“000”状态，所以该电路能发生自启动。第六步 画出逻辑图，如图6.4所示。 图6.4 计数器逻辑图 结论在孙承清老师的指导帮助下，如今已经顺利完成了毕业设计的内容，完成了数字脉冲序列的发生与检测过程的设计，对脉冲的发生装置、检测设备具有了深刻的理解并能进行相应的设计。对于时钟脉冲产生即震荡环节、计数器、触发器、显示器等的选用有一定的准确性和针对性。此脉冲序列发生器和检测器

27、可单独使用，也可一起使用，根据要求采取适当的改动。该装置广泛用于数字电子技术中，简单易行。需要说明的是，此论文中的发生与检测只适于本课题要求的序列，若要求的不同则设计时指定状态就不同，要求按照给定的序列信号来设计，但方法相同。希望老师给予宝贵意见。 致 谢首先感谢学校在毕业设计的关键时刻，无偿的为我们提供了机房，让我们的设计可以方便的进行，给了我们一个可以充分发挥的空间。还要感谢孙承清老师对我的指导，是他为我确定了论文的方向，为我制定了进度，也是他耐心讲解和不停鼓励，才使我顺利的完成了本次论文。 能很顺利的完成本次论文和同组同学的帮助是分不开的，在这里也谢谢她们。三年的学习即将结束，这里再次感

28、谢我的母校，在这里我学到了很多，也谢谢学校老师和同学对我的帮助，希望华北科技学院在以后的教学路上能越走越好。参考文献 1 华中工学院电子学教研室编，康华光主编：电子技术基础数字部分（第三版），北京，高等教育出版社，1988年2 清华大学电子学教研组编；阎石主编：数字电子技术基础（第四版）北京，高等教育出版社，1997年3 蔡惟铮主编：数字电子线路基础，哈尔滨，机械工业大学出版社，1988年4 王久和主编: 数字电子技术， 北京，中国矿业大学出版社，2001年5 中国集成电路大全编委会编：中国集成电路大全-CMOS集成电路，北京，国防工业出版社，1985年6 李士雄、丁康源主编：数字集成电子技术教程，北京，高等教育出版社，1993年7 肖雨亭主编：数字电子技术，北京，机械工业出版社，1991年8 张苹迦主编：脉冲与数字电路，北京，高等教育出版社，1995年9 张毅主编：脉冲数字电路与数字逻辑，北京，人民邮电出版社，1987年10 李鸿恩，熊国奎主编：数字电子技术，重庆，重庆大学出版社，1994年38