多功能数字时钟的设计.doc

《多功能数字时钟的设计.doc》由会员分享，可在线阅读，更多相关《多功能数字时钟的设计.doc（30页珍藏版）》请在沃文网上搜索。

1、武汉理工大学数字电子技术基础课程设计说明书 目录1 Proteus 软件简介- 1 -2课程设计题目分析- 1 -2.1 设计要点- 1 -2.2 工作原理- 2 -3课程设计的电路设计部分- 3 -3.1秒脉冲电路的设计- 3 -3.1.1 振荡器的选择- 3 -3.1.2 参数确定- 4 -34 秒、分、时计时器电路设计- 5 -3.5 译码显示电路- 6 -3.6 校时电路- 8 -3.7主体电路- 10 -4功能扩展电路的设计- 11 -4.1定时控制电路的设计- 11 -4.2整点报时电路的设计- 16 -4.3整体电路的设计- 18 -5.整体电路的仿真- 19 -6.电路功能测试

2、以及常见问题解决本法- 20 -6.1电路功能测试- 20 -6.2常见问题解决办法- 20 -7元器件清单- 21 -8 课程设计中部分元器件的使用说明- 22 -8.1集成异步十进制计数器74LS90- 22 -8.2 555定时器- 23 -9心得体会- 25 -10参考文献:- 26 - 29 - 多功能数字钟的设计1 Proteus 软件简介Proteus软件是一种低投资的电子设计自动化软件，提供可仿真数字和模拟、交流和直流等数千种元器件和多达30多个元件库。Proteus软件提供多种现实存在的虚拟仪器仪表。此外，Proteus还提供图形显示功能，可以将线路上变化的信号，以图形的方式

3、实时地显示出来。这些虚拟仪器仪表具有理想的参数指标，例如极高的输入阻抗、极低的输出阻抗，尽可能减少仪器对测量结果的影响，Proteus软件提供丰富的测试信号用于电路的测试。这些测试信号包括模拟信号和数字信号。提供Schematic Drawing、SPICE仿真与PCB设计功能，同时可以仿真单片机和周边设备，可以仿真51系列、AVR、PIC等常用的MCU，并提供周边设备的仿真，例如373、led、示波器等。Proteus提供了大量的元件库，有RAM、ROM、键盘、马达、LED、LCD、AD/DA、部分SPI器件、部分IIC器件，编译方面支持Keil和MPLAB等编译器。一台计算机、一套电子仿真

4、软件，在加上一本虚拟实验教程，就可相当于一个设备先进的实验室。以虚代实、以软代硬，就建立一个完善的虚拟实验室。在计算机上学习电工基础，模拟电路、数字电路、单片机应用系统等课程，并进行电路设计、仿真、调试等。 2课程设计题目分析2.1 设计要点设计一个精确的秒脉冲信号产生电路设计60进制、24进制计数器设计译码显示电路设计操作方面的校时电路设计整点报时电路2.2 工作原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该

5、计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如图2.1所示。图2.1数字电子钟系统框图3课程设计的电路设计部分3.1秒脉冲电路的设计 3.

6、1.1 振荡器的选择 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟的准确度，通常选用石英体构成的振荡电路。一般说来，振荡器的频率越高，计时精度越高。如图3.1为电子手表集成电路中的晶体振荡电路，常取晶振频率为32768HZ，因其内部有15级2分频集成电路，所以输出端正好是1HZ的标准脉冲。如果精度要求不高也可以采用集成逻辑门与RC组成的时钟源振荡器如图2或由555定时器与RC组成的多谐振荡器如图3.2。这里选用555构成的多谐振荡器，设计振荡频率为1HZ，电路图如图3.2所示。图3.1 晶体振荡器图3.2 脉冲信号发生器3.1.2 参数确定 555定时器的脉冲时间是由于RC充

7、放电确定的。根据三要素公式： （1） 充电过程的方程式： (2) 充电时间为： (3) 放电过程的方程式： （4） 放电时间为： (5) 总时间为： （6） 频率为： （7） 首先确定C2=100uF，R9=10K，R10=2K，需要输出频率f=1HZ，将充放电时间算出，确定电阻Rp。通过确定Rp=300。且RP具有微调电路工作频率的功能，本电路可产生比较精确的脉冲。本次设计采用555振荡器构成秒脉冲发生器。34 秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS90构成。 60进制计数器由74LS90构成的60

8、进制计数器，将一片74LS90设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS90按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。图3.3电路即可作为秒计数器，也可作为分计数器。 图3.3 60 进 制 计 数 器 24进制计数器由74LS90构成的二十进制计数器，将一片74LS90设计成4进制加法计数器，另一片设置2进制加法计数器。即个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，

9、使计数器清零，从而构成24进制计数器。电路如图3.4所示。图3.4 24 进 制 计 数 器3.5 译码显示电路译码与显示电路如图3.5所示图3.5 译码与显示电路电路的工作原理：译码是编码的反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和BCD7段译码器、显示模块用来显示计时模块输出的结果。电路中的主要元件及功能介绍：1）译码器74LS48译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的

10、转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在本电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。 74LS48的管脚图如图3.6。在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时

11、，把多余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器74LS248，CD4511。图3.6 74LS48管脚图（2）显示器SM421050N在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N的管脚功能图如图3.7所示图3.7 SM421050N管脚图3.6 校时电路校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时电路如图3.8所示。校时电路工作原理：设计要求电路校时时，应不影响原电路正常工作。当单刀双掷开关SW1拨至上端时，SR触发器输出为

12、“0”，与非门U16：A和U16：B被截止，按钮开关1和按钮开关2产生的脉冲电平被屏蔽，此时电路能正常工作，且校时功能不起作用，此功能可用来防止因错误操作而导致时钟出错。当SW1拨至下端时，SR触发器输出为“1” 与非门U16：A和U16：B打开，在无按钮开关1和按钮开关2产生的脉冲电平时，非门U16：A和U16：B输出“0”，此时电路正常工作，在按钮开关1或按钮开关2按下并松开瞬间，U16：A和U16：B输出“1”，经过异或门之后，即可产生脉冲，即实现了电路的校时功能，且不影响电路正常工作。按钮开关1和按钮开关2分别控制时校时和分校时。图3.8 校 正 电 路3.7主体电路4功能扩展电路的设

13、计4.1定时控制电路的设计设计要求：电路具有显示闹钟定时时间功能，当电路到达设定的时刻时发出闹钟信号，持续时间为一分钟，一分钟过后，闹钟停止，数字钟继续记时。且具有电路止闹功能，即闹钟时可以是闹钟停止，也可提前将停止闹钟功能，使电路不再闹时。设计思路：定时电路的控制应有三部分组成，一部分由计数器在外界人工操作下设置闹钟时刻，一部分由锁存电路构成，锁存计数器设置的时刻，第三部分由比较报时电路构成，由设计要求可知，当比较器输入的闹钟的时分与数字钟基本电路的时分时刻相同时比较发出闹钟信号，驱动蜂鸣器或发光二极管发出声或光闹钟信号1)闹钟时刻设置部分闹钟部分电路图如图4.1所示图4.1 闹钟时刻设置电

14、路工作原理说明：闹钟时刻只有时和分，其工作原理与基本电路的校时电路完全相同。在单刀双掷开关拨至下面时，按钮开关分别控制时和分的定时时刻设置。2)锁存部分锁存部分电路如图4.2所示图4.2 锁存部分电路工作原理：锁存器74LS373为八输入锁存器当使能端OE为“0”时且LE为“1”输出Qn等于输入Dn，当OE为“1”时锁存器输出高阻态可以通过开关SW4控制锁存器的片选功能，使显示器显示闹钟定时时刻或者数字钟正常时间。图中当开关拨至上端时，显示正常时间，开关拨至下端时，显示器显示闹钟定时时刻。图4.3和4.4分别为锁存器74LS373的功能表和管脚图。图4.3 74LS373功能表图4.4 74L

15、S373管脚图。3)比较报时部分比较报时部分电路如图4.5所示图4.5 比较报时部分电路如图4-17工作原理：分别把闹钟定时时刻和始终时刻输入两片比较器74LS85中当且仅当两片输入时和分相等时QA=B输出“1”，此时驱动扬声器发声，发光二极管发光。可持续一分钟，直到时钟秒进位，时钟分钟加1。闹钟到时间时，断开开关，则闹钟停止，次开关可以控制闹钟的断和开。图4.6和4.7分别为锁存器74LS85的管脚图和功能表。图4.6 74LS85管脚图图4.7 74LS85功能表4.2整点报时电路的设计设计要求：要求电路具有整点报时功能，当时钟电路为59分时，从50秒开始，每隔一秒钟响一次直到进位变为00

16、分。设计思路：可利用一与门将时钟分59为“1”的输出端与秒十位为5时为“1”的输出端与时钟脉冲信号与在一起，当条件符合时，电路即可以报时，报时信号可以是声音报时和光报时两种。整点报时电路如图4.8所示图4.8 整点报时电路工作原理：在秒脉冲作用下，电路开始正常计数。当计数达到59分50秒时，在秒脉冲作用下，与非门输入全为“1”此时与非门输出“0”，经反相器后输出为“1”，高电平驱动扬声器发出声音，同时发光二极管开始发光，发出整点报时信号。由于接入秒脉冲信号，扬声器发声和发光二极管的工作频率均为1Hz，持续10秒钟后，停止整点报时。图中所用74LS30、74LS08、74LS04管脚图分别如图4

17、.9、4.10、4.11所示。图4.9 74LS30管脚图图4.10 74LS08管脚图图4.11 74LS04管脚图4.3整体电路的设计5.整体电路的仿真用Proteus软件绘制好电路图，开始运行，经过多次调试和改装，电路终于能正常运行，并实现设计要求所有功能。图5-1为仿真运行过程中显示部分图。图5.1 仿真运行过程中显示图6.电路功能测试以及常见问题解决本法6.1电路功能测试按照设计要求，逐项测试电路功能1）数字钟计数功能测试：接通电源，在秒脉冲的作用下，电路开始计数，且时、分、秒分别为24、60、60进制。计数功能符合设计要求。2）校时功能测试：在显示时钟时间时，按动时钟调时、时钟调分

18、按钮开关时，时、分均可以调节，且不按动时，计数电路能正常工作，校时功能符合设计要求。3）整点报时功能测试：电路基数时，当时钟到达59分50秒时，电路发出整点报时信号，频率为1Hz，持续10秒钟后，报时停止。整点报时功能符合设计要求。4)闹钟功能测试：切换显示开关，使显示器显示闹钟时刻，通过定时开关调节定时的时和分，当时钟到达定时时刻时，扬声器响起，发光二极管发光，频率均为1Hz。闹钟时间为1分钟。断开闹钟控制开关，闹钟停止。切换显示开关至时钟部分，时钟部分能继续正常工作。闹钟功能符合设计要求。6.2常见问题解决办法由于不熟悉本设计电路构造，经常会有一些误操作导致不能得到想要结果，这里特此列举出

19、一些常见问题及其解决办法。1）操作时钟调校正按钮时，显示器显示数据不改变，且到60秒时分位依然不改变，解决办法：此时显示器显示的时间为闹钟时间应切换显示开关，再调节校正按钮即可。2）显示开关已切换至时钟显示，操作时钟调校正按钮时，显示器显示数据依然不改变，分、时电路可以正常进位。解决办法：此时校时开关处于锁定状态，不能校时，切换校时开关即可解决问题。3）定时电路可以正常定时，时钟电路也可以正常计时，但当时钟到达定时时刻时，没有闹钟信号发出，扬声器没有声音，发光二极管不发光，且此时正点报时也不起作用。解决办法：此时闹钟控制开关处于断开状态，把此开关闭合问题即得到解决。7元器件清单元件规格数量电阻

20、10K10个2K1个电容0.01uF1个100uF1个电位器1K1个发光二极管1个蜂鸣器1个开关按键开关4个普通开关1个单刀双掷开关3个集成电路74LS002片74LS041片74LS082片74LS301片74LS3734片74LS486片74LS854片74LS861片74LS9010片5551片数码管7段共阴数码管6块8 课程设计中部分元器件的使用说明8.1集成异步十进制计数器74LS90集成异步十进制计数器74LS90它是二-五-十进制计数器，若将Qa与CKB相连从CKA输入计数脉冲其输出Qd、Qc、Qb、Qa便成为8421码十进制计数器；若将Qd与CKA相连，从CKB输入计数脉冲其输

21、出Qd、Qc、Qb、Qa便成为5421码十进制计数器。74LS90具有异步清零和异步置九功能。当R0全是高电平，R9至少有一个为低电平时，实现异步清零。当R0至少有一个低电平，R9全是高电平时，实现异步置九。当R0、R9为低电平时，实现计数功能。 图8.1 8421 BCD码十进制 图8.2 5421 BCD码十进制74LS90功能表如下:表1 74LS90功能表输入输出R01 R02 R91 R92Qd Qc Qb QAH H L H H LL H H L H HL L L LL L L LH L L HH L L H L L L L L LL L 计数计数计数计数8.2 555定时器图8.

22、3 555定时器振荡器由555定时器构成。在555定时器的外部接适当的电阻和电容元件构成多谐振荡器，再选择元件参数使其发出标准秒信号。555定时器的功能主要由上、下两个比较器C1、C2的工作状况决定。比较器的参考电压由分压器提供,在电源与地端之间加上VCC电压,且控制端悬空,则上比较器C1的反相端“-”加上的参考电压为2/3 VCC,下比较器C2的同相端“+”加上的参考电压为1/3VCC。若触发端 的输入电压V21/3 VCC,下比较器C2输出为“1”电平,SR触发器的输入端接受“1”信号,可使触发器输出端Q为“1”,从而使整个555电路输出为“1”;若阈值端的输入电压V62/3VCC,上比较

23、器Q1输出为“1”电平,SR触发器的输入端接受“1”信号,可使触发器输出端为“0”,从而使整个555电路输出为“0”。控制电压端外加电压可改变两个比较器的参考电压,不用时,通常将它通过电容(0.01左右)接地。放电管1的输出端为集电极开路输出,其集电极最大电流可达50mA,因此,具有较大的带灌电流负载能力。若复位端 RD加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出Q为“0”电平。只要在555定时器电路外部配上两个电阻及两个电容元件,并将某些引脚相连,就可方便地构成多谐振荡器。 9心得体会数字电子技术基础是非常重要的专业基础课，课程设计是在学完这门课程之后对所学

24、知识的一次检测。通过这次课程设计不仅加深了对电子电路的认识，而且还及时、真正的做到了学以致用。 通过这段时间不懈的努力与切实追求，我做完了课程设计。通过这次课程设计，我掌握了更多芯片的功能及其用法；学会了使用仿真软件对原理电路进行仿真；更加熟悉了常用的仪器仪表；更加熟悉了电路的连接、焊接方法；以及如何提高电路的性能等等。 其次，这次课程设计让我懂得了坚持就是胜利，在困难面前不要轻言放弃，要勇于面对问题，并想法设法解决问题。在实验过程中，遇到了不少的问题。比如：秒脉冲频率过高，甚至没有脉冲输出这样的问题。还有就是焊完之后的连线问题，一开始以为很简单，但其实很复杂，要对焊板上的元件进行合理布置和焊

25、接电路元件连线，这有很大的难度。在此期间，除了对元件较好的焊接外，还要考虑元件之间的间隔布局，还要考虑元件连线的不相交以及焊板面积的大小、元件摆放和连线的美观性等，所以我们怕不够用，就买了一块比较大的板子，结果花两天焊好板子后却发现电路才占板子的很少部分，很不协调。所有说，想要焊出一块实用又美观的板子，是要经过一番考虑和布置的。但是最后在老师和同学的帮助以及自己的不断努力下，把问题一一解决了，那种心情别提有多高兴啊。实验中暴露出我在理论学习中所存在的问题，有些理论知识还处于懵懂状态，通过课程设计加深了我对所学知识的理解。期末考试也临近了，顺便也复习。作为一个电信专业的学生，我深知课程设计的重要

26、性。这次课程设计是我从刚开始的什么都不懂不会不敢不碰，到现在的基本了解了一个集成芯片是如何构成的，还有以前看的集成板上让人难琢磨的电路焊接图我都可以看懂一些了，其中的电路仿真也让我对以前学习的电路知识有了详细地了解。我顺利完成了数电的课程设计。这次课程设计让我学到了很多，不仅是巩固了先前学的数电理论知识，而且也培养了我的动手能力，更令我的创造性思维得到拓展。10参考文献:1 赵世强.电子电路EDA技术.西安电子科技大学出版社，2000.2 高文焕.数字电路的计算机分析与应用.清华大学出版社，1999.3 吴友宇.数字电子技术基础.清华大学出版社，2009.044 李世琼，宗伟.基于Proteus 7.5的电路计算机辅助分析.中国电力出版社，2007.085 穆秀春，华春梅，吕中志. Proteus 7.5电子仿真及应用优技.科学出版社,2009.11本科生课程设计成绩评定表姓 名性 别 专业、班级课程设计题目： 多功能数字钟的设计课程设计答辩或质疑记录：成绩评定依据：最终评定成绩（以优、良、中、及格、不及格评定）指导教师签字： 年 月 日 .