基于CD4046锁相环的频率合成器设计.doc

《基于CD4046锁相环的频率合成器设计.doc》由会员分享，可在线阅读，更多相关《基于CD4046锁相环的频率合成器设计.doc（14页珍藏版）》请在沃文网上搜索。

1、目录一、 设计和制作任务1二、主要技术指标1三、确定电路组成方案1四、设计方法2五、锁相环参数设计5六、电路板制作6七、实验数据7八、 实验心得8九、参考文献12基于锁相环的频率合成器的设计一、 设计和制作任务1 确定电路形式，画出电路图。2 计算电路元件参数并选取元件。3 组装焊接电路。4 调试并测量电路性能。5 写出课程设计报告书二、主要技术指标1频率步进 100Hz2频率稳定度 =100Hz3 电源电压 Vcc=10V4. 频率输出范围 700.00KHz-799.90KHz三、确定电路组成方案原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器

2、的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f2=f3/N=f4 故 f3=Nf2 (f2为基准频率)当N变化时，或者N/M变化时，就可以得到一系列的输出频率f3。2M晶振（f1）M分频(f2)相位比较器低通滤波器N分频(f4)压控振荡器(f3)图1原理框图四、设计方法（一）、振荡源的设计用CMOS4069六反相器的三个与非门和2M晶体组成2MHz振荡器，如图。图中Rf

3、1使F1工作于线性放大区。晶体的等效电感，C1、C2构成谐振回路。C1、C2可利用器件的分布电容不另接。（二）、100HZ标准信号源设计（即M分频的设计） 本次课程设计采用的是2M的晶振，最终需要的是100HZ的标准信号，因此中间需要设计个20000分频的分频器，即M=20000.首先利用的双D触发器74HC74的其中一个D触发器构成二分频电路，把2M的输入进行二分频得到1M的输出。根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518（共4个计数器）组成一个10000分频器，也就是四个十分频器，这样就可把1MHz的晶振信号变成100Hz的标准信号。如下图所示

4、：（三）、N分频的设计根据本次课程设计的要求，需设计一个N=7000-7999的分频计。通过方案的比较采用四块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1Q4是计数器输出端，其余控制端的功能如下：PE（3）=1时，D1D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1Q4）减计数；CF（13）=1且计数器（Q1Q4）减到0时，QC(12)=1 Cr(10) =1时，计数器清零。 信号输出单片4522分频器，拨盘开关为BCD码开关，如当数据窗口显示3时则A和1，2相连；当显示5时，则A和14相连，其余类推。4个100K电

5、阻用来保证当拨盘开关为某脚不和A相连，也就是悬空时，为低电平。工作过程是这样的：设拨盘开关拨到N，当某时刻PE（3）=1，则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，一直到第N个CP来时，计数器为0。这时由于CF（13）=1，所以QC（12）=1，也即PE（3）=1又恢复到开始状态，开始一个新的循环。很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP的N分频信号。这样一块CD4522和四位拨码开关就可以构成19的分频效果。采用四块CD4522，分别对应千百十个位就可以通过拨盘开关的数值是多少，得到对应数值的分频器。由于千位保持7不变，便将C

6、D4522的14,11,5号角置高。信号输入图2 1999分频器五、锁相环参数设计本设计中，M固定，N可变。基准频率f2定为100Hz，改变N值，使N=70017999，则可产生f2=700.1KHz799.9KHz的频率范围。锁相环锁存范围： fmax=800.00KHzfmin=700.00KHz则fmax/fmin=1.1 使用相位比较器PC2（1）若R2，则由fmax/fmin=1.1。由figure7大概确定R2/R1的值约为1选定R1=100K,可得R2=100K。选定Vdd=10v,参照figure6与fmin=700kHz可求出C1=2*10-4uF（2）若R2=，由fo=fm

7、ax/2=400KHz,参照figure5并选定Vdd=10v，可得C1=10-4uF又 2fc=fmax+fmin=1.5MHz,2fl=fmax-fmin=100kHz, T1=R3*C2 最终算出R3*C2=2*fl/(2fc)2 =0.35uF 令R3=100，则C235pF实际实验参数为：R3=470 C2=30PF六、电路板制作 在制作电路板之前，要先对整个电路结构及其在万用板的布局进行分析，本次采用面包板进行各个模块功能的实验，待成功后然后画出实际的布线图进行焊接。本次电路板的制作采用万用版和PCB板相结合的方案，把晶振源和锁相环做在万用版上，N分频的拨码部分采用PCB制作。在焊

8、电路板之前，应该要做一些准备工作，把各个元器件和工具都准备好，很重要的一点就是要选择一块比较新的万用板，这样在焊接过程中比较好焊，容易使锡粘到铜圈上。由于要产生700KHz-800KHz的较高频率，所以在焊接电路时要尽量使各个器件都贴在万用板上，减小各个器件的引脚，从而降低对电路的影响。为了使整个电路在外观上更加的美观和稳定，所以在焊接时全部用锡来作为导线连接，如果稍微连错的话就不好改，所以在焊接时要非常的认真。PCB板的制作前期利用altium design制版软件进行电路原理图的设计，进而生成PCB图，通过热转印，腐蚀，钻孔的流程最后通过焊接完成PCB板的制作。七、实验数据1、接上电源后，

9、测试晶振产生的频率f0和经过各次分频后的频率fi。晶振产生的频率f0（Hz）第一次二分频f1（Hz）第二次十分频f2（Hz）第三次十分频f3（Hz）第四次十分频f4(Hz)第五次十分频f5(Hz)2.000M(正弦波)999.99K（方波）99.999K（方波）10.000K（方波）1.000K（方波）100.00（方波）结果分析：2M的晶振源通过74HC74进行二分频，产生1MHZ的信号。再通过两块的4518进行10000分频得到最终稳定的100HZ2、把开关往左拨，即断开4046与4522的连接，测试4046本身的振动频率以及锁定频带4046本身的振动频率f（KHz）415.25KHz40

10、46锁频范围（HZ）350K-2.55M结果分析：通过CD4046的芯片资料进行试验参数的设定。本次课程设计采用PCII相位比较器，进行宽带锁频，因此R2进行开路处理。R1经过图表查找设为100K，C1=82pf，得到VCO的振荡频率为415.25KHZ,与理论值400KHZ还是有点误差，主要是由于C1的值偏大导致中心频随之增大。另外低通滤波器的实际参数为R3=470K，C3=30pF3、拨动拨码盘，测输出频率拨码盘输出频率f（Hz）输出波形7000700.00K方波7001700.10K方波7051705.10K方波7551755.10K方波7951795.10K方波结果分析：本次实验结果十

11、分稳定，几乎没有误差。由于N分频采用PCB版制作，因此结果很稳定。通过四片4522的分频产生对应数值的频率。八、 实验心得集成电路实验心得汪艺彬 集成电路这门课就是对以前学习的电路知识的综合应用。学好这门课最重要的东西就是学以致用。对于最后的锁相环频率设计的实验给了我很多的感触。最重要的一点就是要自己去找关于实验的资料。我用了同学的错误电路图，熬夜焊好，最后去测的时候直接被告知悍错，只好无奈的找了个人少的地方继续去改电路，这话了一天的时间，我们这个小组是当天最晚完成的，只好第二天再去实验室。我觉得做这类设计最重要的是耐心，只要有足够的耐心，焊好你的电路，其实调出要求的频率其实很简单。鄙人由于不

12、够细心，在测数据之前检测出了N多个错误。我对此付有不可推卸的责任。为此，我们花费了很多的时间。当然从中我也了解了锁相环：锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。他的被控制量是相位，被控对象是压控振荡器。如图1所示，如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位v(t)和R(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。此时，压控振荡器的输出信号频率和输入 信号频率相等，且环

13、路处于锁定状态。 我同时也知道了该电路由于频率范围和频率间隔可根据具体需要进行调节，且输出信号频率具有高稳定性和准确性，可广泛作为离散信号源来使用，也可用于集成。通过这次实验设计，我又再次积累了动手的经验，对于能够为国赛积累经验，我表示选这门课真是很不错的选择。虽然我还是不太了解实验原理，但是最后能够战胜各种困难，并且最终做出来实在是太好了。我也了解了活用学过的基础知识是如此的重要。通过这次实践，我了解到只有真正的懂的应用原理才能在检测过程中不出现一丝纰漏。而且也不能刚过一丝可能导致电路发生短路的现象。当遇到这类问题的时候也要不孜不倦的向其他的同学求助，毕竟一人计短，二人计长，能够解决问题才是

14、关键。 集成电路实验心得 李文 集成电路实验就是对集成课本的理论知识的巩固和应用。这次的集成电路实验和以往的实验不同。以前的实验都是老师给我们一个模板或者一些实验原理的图什么的，但是这次我们没有实验原理图，老师就是给我们一些指标，只要我们做的东西可以到达那个指标就可以。 这次实验由于和以往不同，给我们也带来很大的挑战，虽然我们是两个人一组，但是我们在确定那个实验的过程，遇到了好多困难。这次老师给我们准备的时间很充足，所以时间上市没什么问题，在设计实验的时候，由于我们刚刚开始时，大家都是一窍不通，不知道从哪里入手，我们也是去问了以前的学长学姐，他们给了我们一些他们那时候的原理图。但是老师每一届和

15、每一届的要求都不同，所以我们又去图书馆借阅一些相关的书籍和向一些高手请教了一些。我们在学姐学长给我们的原理图上进行一步步的改进。最终我们设计出了一个不是非常理想的原理图。 原理图出来了，我们就是购买一些元器件，然后就是开始焊电路。焊电路的时候也遇到一个很大的问题。在焊电路的时候，由于以前上焊工课的时候没有认真听课，技术没有学好再加上平时没有好好练习，到用的时候漏洞百出。由于电路有很多部分再加上有几部分我们都是不很确定，所以我和我的组员分了三块电路焊（其中一快的电路很多）。在电路板焊接的时候，我们由于注意力不够集中，把好多部分都给焊错了，把接到2号脚的接到第三号脚去，两根线不用连在一起的我们又把

16、它连接在一起，有的部分需要我们焊接的我们却把它给忘记了。焊完电路以后，我们拿去测试，由于我们电路出现很多技术和理论的错误，我们调试了半天都没有什么结果，无奈我们只能一步步从头开始检查自己的电路，从新开始一步步按照电路图去检查，我们最后发现我们有十四次的错误。 经过这次的实验，我们的电路虽然是在别人的基础上做出来的，但是我们前人的电路进行改照的过程我们学习到了好多东西，我们懂得其中一些基本的原理。还有我们发现我们自己的一些缺点，比如自己的焊工有很大的问题，这对我们以后的实践有很大的帮助，我们知道自己哪些方面不行，往哪个方向进行改进。总之这次我们这次受益多多。九、参考文献1罗国新.CMOS集成电路电路应用设计M.福州：福建科学技术出版设，2004.102 张厥盛 著. 锁相技术M. 西安电子科技大学出版社，2000.3 曾兴雯.陈健等著. 高频电路原理与分析M. 西安电子科技大学出版社，2006.4远坂俊昭 著.何希才 译.锁相环（PLL）电路设计与应用.科学出版社，20065王卫东 著. 高频电子电路. 电子工业出版社，2009 附录：各芯片的管脚图 4049 4518 404614