数字电子线路综合设计数字电子钟设计.doc

《数字电子线路综合设计数字电子钟设计.doc》由会员分享，可在线阅读，更多相关《数字电子线路综合设计数字电子钟设计.doc（25页珍藏版）》请在沃文网上搜索。

1、华南农业大学数字电子技术基础应用课程设计摘 要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。它实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。振荡电路：主要用来产生时间标准信号，因

2、为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有

3、报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。关键词: 数字钟 振荡 计数 校正 报时目 录摘要11 设计目的.32 设计任务.32.1设计任务及指标.32.2设计要求.33数字电子钟的组成和工作原理.33.1数字钟的构成.33.2原理分析.43.3数字点钟的基本逻辑功能框图.44方案设计与论证54.1时间脉冲产生电路5-64.2分频器电路74.3时间计数器电路7-84.4译码驱动及显示单元电路94.5校时电路10-124.6报时电路12-135单元电路的设计145.1时间脉冲产生电路的设计145.2计数电路的设计145.2.1 60进制计数器的设计145.2.2 24进制

4、计数器的设计155.3 译码及驱动显示电路155.4 校时电路的设计165.5 报时电路175.6电路总图186电路的装配与调试过程.196.1电路焊接.196.2调试过程.197仿真结果及分析197.1时钟结果仿真197.2 秒钟个位时序图207.3报时电路时序图207.4测试结果分析218收获、体会和建议.21-229参考文献.2210致谢.22附录1原件清单23附录2器件实物图241设计目的1使学生在学完了电子技术基础课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。2熟悉

5、集成电路的引脚安排，掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法，了解数字钟的组成及工作原理。学会检查电路的故障与排除故障的一般方法。3学会检查电路的故障与排除故障的一般方法，掌握虚拟设计，学会使用一种电路分析软件（PROTEUS等）在计算机上进行电路设计与分析的方法。2设计任务21设计任务及指标用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，具体要求如下：1由晶振电路产生1HZ标准秒信号。2秒、分为00-59六十进制计数器。3时为00-23二十四进制计数器。4可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置。可分别对秒、分时进行连续脉冲输入调整。5整点报

6、时。整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。22设计要求1.小组集中查找资料，讨论，确定设计方案；2.根据选定方案确定实现设计要求的基本电路和扩展电路，画出电路原理图及仿真电路图）；3.根据经济原则选择元器件及参数；4.小组进行电路焊接、调试、测试电路性能，撰写整理设计说明书。3数字电子钟的组成和工作原理31数字钟的构成数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路。32原理分析数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成

7、秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。33数字点钟的基本逻辑功能框图图1所示为数字钟的一般构成框图。图1系统原理框图1.晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。

8、不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。42.分频器电路：分频器电路将32768HZ的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。3.时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。4.译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。5.整点报时电路：一般时钟都应

9、具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。4方案设计与论证4.1时间脉冲产生电路通过查找资料并展开讨论，我们共同讨论了三种不同的秒信号发生器的设计方案。方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。如图2所示:图 2 555与RC组成的多谐振荡器图24方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。

10、如图3所示:图 3 石英晶体振荡器图方案三：由集成逻辑门与RC组成的时钟源振荡器。如图4所示:图 4 门电路组成的多谐振荡器图用555组成的脉冲产生电路: R1=15*103，R2=68*103，C=10F，则555所产生的脉冲的为:f=1.43/(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.72K之间;对于CMOS门则常在10100M之间。由门电路

11、组成的多谐振荡器的振荡周期不仅与时间常数RC有关，而且还取决于门电路的阈值电压VTH，由于VTH容易受到温度、电源电压及干扰的影响，因此频率稳定性较差，只能用于对频率稳定性要求不高的场合。综上分析，选择方案二，石英晶体振荡电路能够作为最稳定的信号源。42分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。从尽量减少元器件数量的角度来考虑，这里可选多极进制

12、计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在集成电路中可实现的分频次数最高，且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级进制计数器，可以将32768z的信号分频为z，其内部框图如图2.1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图 5.1 CD4060内部框图 图5.2 CD4040内部框图CD4040计数器的计数模数为4096（），其逻辑框图如图5.2。如将32768Hz信号分频为1Hz，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。综上所述，可选择CD

13、4060同时构成振荡电路和分频电路。按图5.1，在和之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz信号。43时间计数器电路秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74LS90来实现时间计数单元的计数功能。431 “分”、“秒”六十进制计数器 选用两块74SL90采用异步清零的方法完成60进制。74LS90功能：十进制计

14、数器原理说明：本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。有选通的零复位和置9 输入。为了利用本计数器的最大计数长度（十进制），可将B 输入同QA 输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。将“秒”的个位上的QD端引导“秒”的十位上的14引脚A端实现进位。74SL90采用异步清零对于“秒”上的十位当QDQCQBQA=0110时，通过异步清零把“秒”清零，同时通过一个二输入与门将秒的十位QCQB接入输入端，输出端接到分的个位上的14引脚A端实现分的进位。同理将“分”的个位上的QD端引导“分”的

15、十位上的14引脚A端实现进位。74SL90采用异步清零对于“分”上的十位当QDQCQBQA=0110时，通过异步清零把“分”清零，同时通过一个二输入与门将分 的十位QCQB接入输入端，输出端接到时的个位上的14引脚A端实现分的进位。图6 六十进制示意图432 “时”二十四进制计数器同样可以选用两块74LS90完成24进制计数，示意图如图7图7 二十四进制示意图4.4译码驱动及显示单元电路译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平，我们采用阴极七段数码管，引脚如图8。其则译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路可采用CD4511BC-7段译码

16、驱动器，其芯片引脚如图9。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。其具体电路图如图10。图8 阴极七段数码管图9 芯片CD4511BC-7段译码驱动器引脚图10 译码显示电路4.5校时电路方案一：通常校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以

17、随时切换的电路接入其中。图11所示为所设计的校时电路。图 11 方案一校正电路图方案二：方案二与方案一原理差不多，但多了0.01uf的电容防抖动。图12方案二校正电路图方案三：校准电路由基本RS触发器和“与”门组成，基本RS触发器的功能是产生单脉冲，主要作用是起防抖动作用。未拨动开关K时，“与非”门G2的一个输入端接地，基本RS触发器处于“1”状态，这是数字钟正常工作，“分”进位脉冲能进入“分”计数器。拨动开关K时，“与非”门G1的一个输入端接地，于是基本RS触发器转为“0”状态。秒状态可以直接进入“分”计数器，而“分”进位脉冲被阻止进入，因而能较快地校准分计数器的计数值。校准后，将校正开关恢

18、复原位，数字钟继续进行正常计时工作。图 13 方案三校正电路通过比较可知，方案二和方案三比方案一多了防抖动的措施，稳定性更好，方案二和方案三相比，防抖动措施更好，更完备，但电路也更为复杂，成本也更高，通过比较选择方案二，既能实现防抖动功能，做出事物也更经济一些。4.6报时电路方案一：采用仿广播台整点报时的功能：每当数字钟计时快要到正点时候发出响声，通常按照四低音，一高音的顺序发出间断声，以最后一声高音结束的时刻为正点时刻。4低音（约500Hz）分别发生在59分51秒、发生在59分53秒、发生在59分55秒、发生在59分57秒、，最后一声高音（约1KHz）发生在59分59秒，他们的持续时间均为一

19、秒。图 14 方案一报时电路方案二：方案二与方案一实现功能一样，电路不一样。图15方案二报时电路5单元电路的设计5.1时间脉冲产生电路的设计图 16 产生1Hz时间脉冲的电路图CD4060同时构成振荡电路和分频电路。如图14，在MR和RS之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器可实现15级2分频，即得1Hz信号。5.2计数电路的设计秒、分计数器为60进制计数器。小时计数器为24进制计数器。5.2.1 60进制计数器的设计“秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。如图17所示由两块74SL90采用异步清零的方法完成

20、60进制。图17 六十进制示意图5.2.2 24进制计数器的设计同样可以选用两块74LS90完成24进制计数，示意图如图18所示。图 18 二十四进制计数器图5.3 译码及驱动显示电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。其则译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路可采用CD4511BC-7段译码驱动器。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。其具体电路图如图19。图19 译码显示电路5.4 校时电路的

21、设计数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 :1在小时校正时不影响分和秒的正常计数 。2在分校正时不影响秒和小时的正常计数 。如图17所示，当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。与非门可选74LS00，非门则可用与非门2个输入端并接来代替节省芯片。因此实际使用时，须对开关的状态进行消除抖动处理，图20为加2个0.01u

22、F的电容。图 20 校时电路图5.5 报时电路根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Q和Q 、个位的Q和Q及秒计数器十位的Q和Q相与，从而产生报时控制信号。选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连，图21的三极管时为了驱动蜂鸣器。图21报时电路图5.6电路总图图 22 电路总图6电路的装配与调试过程61电路焊接焊接

23、时要主要布线和焊点的合理分布，尽量做到美观。实际焊接过程中，要保证焊笔不要碰到已经焊好的线，否则焊好的线很容易脱落。每焊接完一部分电路，就立即进行调试，测试无误后方可进心下一阶段的焊接。插拔集成芯片时用力要均匀，避免芯片管脚在插拔中变弯、折断。62调试过程实际调试中出现了不少问题，如显示不正常，秒计时中满六十后不进位等等。仔细检测后发现主要是电路的一些接线有错以及输出脉冲不行。下面是我们的通电源逐级调试，逐级排除故障错误的调试调试过程：1.用万用表测量电压源是否稳定输出5V电压。2.用万用表在CD4060的3脚测输出电压，如果读数有规律地跳动，且周期为近似为0.5s，则正常。同样，用万用表测分

24、频电路的输出信号为1s，则正常。3.检查各级计数器的工作情况。将“秒”信号直接接入计数器的up端，检查“秒”计数器和“秒”译码驱动器和显示器的工作是否正常，计数器是否为六十进制、是否能正常进位。以同样的方法检查“分”“时”计数器是否计数正常。4.校时电路经分析可以工作但电路工作时校时电路的功能始终不能满足校时要求。5.整机不能进行工作，但将那块显示电路板接数字电子实验箱的5V电源和脉冲发现电路能记数并可以进位，制作的电源和脉冲能正常工作，实验不成功。7仿真与实验结果分析7.1时钟结果仿真图23时钟结果仿真图7.2 秒钟个位时序图图 24秒钟个位时序图7.3报时电路时序图图 25报时电路时序图蜂

25、鸣器选择的是500HZ的，所以500HZ的脉冲过来时候会发出四个脉冲，也就是前面提到的四个低音7.4测试结果分析经测试之后，电路可以实现设计要求，可以实现数字钟的基本功能，比如计数，如图23，同时多功能模块校时功能和报时功能都可以使用，此次多功能数字钟的设计是成功的。8收获.体会和建议收获与体会：1、加强了团队合作精神，磨练了我们的意志力。我们各人之间好好的配合，分工合作，设计过程没有一团乱麻。更为可贵的是，我们彼此鼓励，同舟共济地处理每个问题。这种团队精神将是我们美好的回忆。我们花了很多心血来做这个课程设计，由于这两个星期又要考试所以很紧的时间，后面出错的时候经常检查电路到凌晨2点多，但凡事

26、不是一帆风顺的，我们遇到了许多困难。有些困难甚至看进来难于解决，确实也是打击了我们的信心。但我们毫不气馁，认真地检查电路，检查焊接的好坏，用坚强的意志解决问题。2、加强我们对电子器件的了解。一直以来，我们都对电子器件都很感兴趣，对电子应用感到好奇。这次我们亲自制作一个电子器件，虽然原理并不太复杂，但我们在这一个过程，了解电子应用的奇妙之处。3、提高了我们使用电脑对电路进行仿真的能力。我们又要学会新的软件Multisim来画电路图，并用它进行仿真。这又让我们的知识增多了。4、做到理论联系实际。刚刚学过了数电这门课程，还没完全弄懂某些元器件的原理和用途，而此次课程设计恰恰提供了一个好机会，让我们从

27、实践中加深了对所学知识的理解。5、以前我们在电路实习中学习了焊接电路板，但只是学了很短的时间，此次设计给我们上再多一次机会，提高了我们的动手能力，焊接技术也有了很大提高。6、通过撰写说明书，掌握了毕业论文的写作规范，我们以后撰写毕业设计论文打下了坚定的基础。在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。这学期数电实验课的考试就是做的数字钟，所以在计数模块上面有以前的经验，设计技术模块很快就得出了正确的结果，虽然跟实验室用得芯片不一样，但原理不一样，我也得出结论，不同的电路可以实现同样的功能，我们应该设计最简单，最经济，最实用的电路。当然这个不一

28、定所有条件都符合，找到一个最大限度满足各种条件的方案是我们设计的目标。每次课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还有自己的想象的能力，另外还让我们学习查找资料的方法，以及自己处理分析电路，设计电路的能力。我相信是对我的一个很好的提高。平时在学习理论知识的时候，我们应该更注重实践，应付考试有考试的方法。这次的课程设计让我懂得了它们在实际中的用途，还有我们身边的很多数字钟电路，这些都是我们自己可以实现的，以前那些神秘的东西在不断的学习过程中变得不再那么神秘，我相信，以后还有更多的谜底被揭开。通过这次课程设计，我还更加深了理论知识的学习。这次的设计电路我用到了计数器、译码器

29、等，通过自己分析和设计更好地运用了它们，而且还学会了它们更多的功能，发现它们的功能远比书上说的多很多，可以利用不同的接法设计出各种各样不同的电路出来。模电课程设计学到得方法在这里可以继续使用，比如MULTISIM等学习软件，给设计提供了很大的便利。课程设计机会不多，这学期很好，有足够的时间，上学期因为模电课程设计临近期末才给出来，做得很匆忙，觉得不是敷衍老师，而是敷衍自己。虽然自己很努力的做了，但觉得做得不够好，难免有点遗憾。这学期本来课不多，课程设计又给得比较早，自己认真做了，觉得还是小有收获。碰到的问题越让人绝望，解决问题之后的喜悦程度就越高。作为工科类的学生，以后工作了难免要碰到许许多多

30、的问题，不要绝望，坚持，直到看到胜利的曙光。9参考文献1 康华光，数字电子技术基础，高等教育出版社。2 谢自美，电子线路设计实验测试第三版，华中科技大学出版社。3数字逻辑，华中理工大学出版社，1999。4电子技术实验华南农业大学工程学院，2013年，电工电子研究室。 5 施云，数字电路实验与课程设计，2001年，哈尔滨工程大学。致 谢感谢学院给了我们这次宝贵的实践机会，感谢老师们的悉心指导，在组员们的共同努力下，我们互相帮助，互相启示，最终设计出电路来，非常感谢在过程中帮助过我们的每一个人！在电路设计和调试的过程中，我们遇到了许多困难，但得到了老师们和同学们的支持和帮助，在此向他们致以最诚挚的谢意！最后，向在百忙中抽出时间对本文进行评审并提出宝贵意见的老师表示衷心地感谢！ 附录1原件清单名称/规格数量74LS0074LS193CD4511CD406074LS3074LS04CD401322M电阻10k电阻470电阻可调电容共阴极七段数码管晶振三极管901314脚插座16脚插座40脚IC座24脚IC座蜂鸣器开关导线76611111242231110131112若干附录2器件实物图图26 器件实物正面图图27 器件实物背面图