多功能数字钟的设计与实现.doc

《多功能数字钟的设计与实现.doc》由会员分享，可在线阅读，更多相关《多功能数字钟的设计与实现.doc（12页珍藏版）》请在沃文网上搜索。

1、多功能数字钟的设计与实现实验指导书序 言多功能数字钟的设计与实现是针对全校工科学生开出的一门实验课程，对电子信息类专业的学生具有非常重要的作用。同学们在做本实验之前必须具备以下的基础知识：1、数字电路的基础知识；2、计算机常用操作系统的使用方法；3、一定的英语基础；PLD（可编程逻辑器件）是与ISP（在系统可编程）技术和EDA（电子设计自动化）工具紧密结合、同时进行的。它代表了数字系统设计领域的最高水平，给数字电路的设计带来了革命性的变化。从70 年代第一片可编程逻辑器件PROM的诞生到现在的CPLD/FPGA，数字系统的设计发生了本质的变化。从传统的对电路板的设计到现在的基于芯片的设计，使得

2、数字系统设计的效率大大提高，产品更新速度大大加快，设计周期大大变短。本实验不同于其它实验，实验方法和实验手段都有了重大的变化，主要体现在以下方面：实验方法不同:本实验是在PC、实验箱和相关软件搭配成的专用实验平台上，用原理图或文本进行输入，按以下流程反复对设计源文件进行修改，直到其设计满足要求为止。修改修改修改编写源文件编译仿真下载修改系统测试一、实验项目名称 多功能数字钟的设计与实现 二、实验项目的目的和任务1 掌握十进制，二十四进制计数器的设计方法；2 巩固多位共阴级扫描显示数码管的驱动及编码；3 对利用VHDL硬件描述语言设计相关模块有一定的了解;4 掌握EDA技术的层次化设计方法。三、

3、实验内容根据电路特点，将此设计任务分成秒、时、分、六选一数据选择器、七段译码五个模块，规定每一模块的功能和接口，再将各模块联接，编译，功能仿真，最后下载到实验箱中验证。四、实验原理1在同一EPLD芯片EPF10k10上集成了如下电路模块：秒60进制BCD码计数；分60进制BCD码计数；时24进制BCD码计数；整个计数器具有清零，调时功能。2具有驱动8位八段共阴扫描数码管的片选驱动信号输出和八段字形译码输出。数字钟顶层原理图五、项目需用仪器设备名称1PC机一台 2EDA实验箱一套 3导线若干六、所需主要元器件及耗材 主要元件选用Altera公司的EPF10K10LC84-4芯片及实验箱器件七、实

4、验步骤1、建立项目文件，进行VHDL语言编程；2对各个模块分别进行编译，仿真，观察仿真波形图；3将各个模块连线，完成顶层原理图的设计；4对顶层原理图进行编译，综合仿真，观察仿真波形图；5连线，编程下载；6观察实验结果。八、实验报告1写出实验源程序，并附上综合结果和仿真波形；2分析实验结果；3心得体会本次实验中你的感受；你从实验中获得了哪些收益；本次实验你的成功之处；本次实验中还有待改进的地方；怎样提高自的实验效率和实验水平等等。 附录 EDA实验箱介绍一、 概述本系统主要有CPLD/FPGA主芯片（或称适配器）和外围丰富的输入输出外设构成。CPLD/FPGA主芯片的所有用户可用I/O口均没有同

5、任一外设固定接死，而是仅仅以插口的形式存在，这为用户用此开发系统设计复杂多样的实验提供了很大的灵活性。所以外设的接口逻辑很友好，外设的驱动已在系统内部为用户设计好，用户可以对所有外设接口用简单的TTL逻辑电平进行操作。 实验箱内部结构图二、 接口逻辑定义1) CPLD/FPGA主芯片（适配器）环绕适配器的三排圆插孔是将芯片所有的可用端口直接引出，插孔旁的数字符号就是芯片所有被外连的管脚号（即Pin Number）。用户可依据适配器划分后的结果，直接用连线将对应管脚号的插孔同所选外设的接口插孔相连。 Altera 公司的EPM7128适配器说明引出接线端口标号位置对应EPM7128S的引脚号电特

6、性备注Pin 12Pin31适配器左侧Pin 12Pin3120个I/O可编程输入/输出Pin 33Pin52适配器下侧Pin 33Pin5220个I/O可编程输入/输出Pin 54Pin74适配器右侧Pin 54Pin7421个I/O可编程输入/输出Pin 4 Pin11适配器上侧Pin 4 Pin118个I/O可编程输入/输出CLK1适配器左上方83CLK1全局时钟输入Clk22CLk2全局时钟输入CLRn1Reset全局清零输入OE1n84OE全局使能输入注： Altera公司的FLEX10K10适配器与上述相似其中 CLRn=3, OE=83, CLK1=43, CLK0=12) 时钟

7、源 六路单独时钟，按频率范围高低排列为： CLK0 CLK1 CLK2 = CLK4 CLK3 = CLK5其中CLK0，CLK1直接对4M晶振进行分频；CLK2、CLK3、CLK4、CLK5经过两级分频，第一级为JPCK跳线排，第二级在相应的同标号的跳线排上。具体分频情况可见下表所示：输出信号名称调节对象频率可调范围JPCK跳线排JPCK0F=4M1F=4M/242F=4M/253F=4M/264F=4M/275F=4M/28CLK跳线排0CLK0F=4M4M/281CLK1F=4M/284M/2142CLK2F=JPCKJPCK/283CLK3F=JPCKJPCK/284CLK4F=JPC

8、K/28JPCK/2145CLK5F=JPCK/28JPCK/2143) 普通输入输出器件接口（主要为开关、LED灯）A、 逻辑高、低电平的提供位于实验箱主板中间偏下的“Low”、“High”提供“0”、“1”逻辑电平。B、 开关 位于实验箱主板中间偏下位置，它设有逻辑开关（不按为“1”，按下为“0”）和拨号开关（拨上为“1”、拨下为“0”）。C、 LED灯位于主电路板中间偏上位置有呈交通灯形式的12个LED灯RED14、GRN14、YEL14，输入高电平亮。4) 扫描类接口外设为了节省I/O口，包括8位七段数码管、键盘、1616LED点阵在内的外设均采用动态扫描驱动技术（外设位于实验箱主板右

9、侧）。A、 8位七段数码管 共阴级数码管，字形输入端为a,b,c,d,e,f,g,Dp。它们对应标准数码管的七个段位和一个小数点，高电平有效。SEL2,SEL1,SEL0译码后确定哪一位数码管被点亮；同时显示只需要产生SEL20信号的时钟足够快(100Hz)。C、 1616 LED点阵 L0L15对应点阵的行输入，高电平有效。 SEL3，SEL2，SEL1，SEL0译码后为点阵列选通，决定哪一列被点亮，同时显示，只要产生此循环地址信号的时钟足够快（100Hz）。三、 硬件安装及使用说明本实验开发系统在出厂时均已按照要求配备好了相关的主芯片适配器、编程电缆、连接导线及相关软件。本实验中使用的实验

10、箱已自带开关电源，用户只需要接入220V电源即可。本实验装置无需用户添加其它设备，仅需与计算机连接便可进行所有实验。硬件安装及使用中需注意的几个步骤如下：1、 打开实验箱，检查并核实设备是否完好及附近是否齐全。2、 检查下载编程电缆标识：不同公司的编程电缆是不同的，如Altera公司的编程电缆上标有Altera字样，Lattice公司的电缆有两种：一种是数字器件编程电缆，标有Lattice字样，另一种是模拟芯片编程电缆，其上标有PAC字样，其它的厂家类似。使用时一定要注意编程电缆不能混用，否则程序不能正确下载，同一厂家的CPLD/FPGA芯片的下载电缆是一样的。3、 安装下载编程电缆：确保欲安

11、装的下载电缆与当前实验箱上适配器芯片一致，然后将其25针的接插头接到计算机的并行口上，另一端连接到实验箱的JTAG编程座上，并确保电缆两端接触良好。注意：本实验箱上有两个编程接口，一个是数字编程接口，标有DIGITAL字样，另一个是模拟芯片编程接口，标有ANALOG字样。4、 开启实验箱电源，电源指示灯亮。本电源为5V开关电源，有短路及自恢复等功能。如电源指示灯不亮，请检查是否已接入220V电源或有其它原因所致。5、 硬件安装结束，并打开实验箱电源，此时便可进行软件编程下载，程序正常下载时其编程接口旁边的状态指示灯处于闪烁状态，如不能正确下载请检查是硬件问题还是软件设置问题，如不能排除请找指导

12、老师。6、 实验时严禁带电插拔，以防损坏电路芯片，如有异常请及时切断电源并排除故障。四、 Maxplus 在Windows 2000下如何下载程序因为本实验中下载电缆使用的时Altera公司的ByteBlaster下载电缆，它通过并口与计算机相连，在Windows95/Windows98下可直接使用，但在Windows2000下需要进行以下设置后才可使用。具体步骤如下：1、 选择控制面板中的增加或删除硬件选项进入增加或删除硬件向导；2、 选择next按钮两次，进入选择一个硬件器件窗口中，在器件中选择增加一个新的器件，然后选择next按钮；3、 在接下来的窗口中选择“我想从列表中选择一个新的硬件”，然后选择next按钮；4、 在硬件类型窗口中选择“Sound,video and game controllers”,然后选择next按钮；5、 在出现的“选择一个器件驱动”窗口中选择右下脚的“have disk”按钮；6、 在弹出的“Install from disk”窗口中选择browse按钮，在弹开的窗口中选择maxplus安装目录下的Driverswin2000win2000.inf文件，然后选择OK按钮；7、 以下按照Windows向导进行操作，最后需要重新启动计算机。