电子电路课程设计报告模板数字钟设计.doc

《电子电路课程设计报告模板数字钟设计.doc》由会员分享，可在线阅读，更多相关《电子电路课程设计报告模板数字钟设计.doc（14页珍藏版）》请在沃文网上搜索。

1、一、设计要求基本要求：准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为24 进位,分和秒的计时要求为60 进位；能快速校正时、分的时间。根据指定的元器件设计数字钟电路（只要求实现24 分60 秒的计数），按照自己的设计方案在面包板上搭建实际电路，达到设计要求并通过验收。撰写并提交设计报告（打印版），设计报告具体格式及内容要求见模板文件。二、电路图数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进

2、制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下：三、工作原理1. 555计时器：1) 振荡器设计秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度

3、决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。一般说来，振荡器的频率越高，计时精度越高。本设计中采用由集成定时器555与RC组成的多谐振荡器，经过调整输出1000Hz脉冲。电路图如下图所示： 555定时器的脉冲时间是由于RC充放电确定的。根据三要素公式： （1） 充电过程的方程式： (2) 充电时间为： (3) 放电过程的方程式： （4） 放电时间为： (5) 总时间为： （6） 频率为： （7）首先确定C1=0.1uf，R2=5.1K，需要输出频率f=1KHZ，将充放电时间算出，确定电阻R1。通过确定R1=4.1K。2. 分频器设计分频器功能主要有两个，一是产生标准秒脉冲信号，一是

4、提供功能扩展电路所需要的信号，选用三片74LS90进行级联，74LS90是二五十进制计数器。因为555定时器产生1KHZ的信号，第一片的Q3输出100HZ，第二片的Q3输出10HZ，第三片输出1HZ。经过3次1/10分频后正好是1HZ，为标准的秒输入脉冲。电路图如下图所示：3. 秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS160D构成。本设计选74LS160D作为计数器，将一片74LS160D设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS160D按反馈清零法串接而成。秒计数器的十位和个位

5、，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。当分（秒）计数部分的个位接受秒计数部分的信号（秒计数接受的信号为振荡器经分频后输出的1HZ的标准脉冲），计数满60后向时计数部分的十位给出一个进位信号。分（秒）十位计数部分接受个位的进位信号并进行计数，计满6就想前一级给出进位信号。当十位和个位计满60个数后计数器清零。计数规律是从005900。设计电路图如图： 时间计数设计为24进制计数，本设计选74LS160D作为计数器，将一片74LS160D设计成十进制加法计数器，另一片设置2进制加法计数器。既个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb

6、Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器，计数规律是从002300。设计电路图如图：4. 译码显示电路设计译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字，由数码管和译码器74LS47D组成。74LS47D是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阳极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译码管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R=510作为限流电阻。如图： 5. 校时电路设计校时电路是数字钟不可

7、缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。当数字钟接通电源或者计时出现错误是，需要校正时间，校时是数字钟应具备的基本功能。为了电路简单，只对时和分进行校时。校时电路要求在小时校正时不影响分和秒的正常计数，在分校时时不影响秒和小时的计数。时校时电路和分校时电路都是一致的，校时脉冲信号为10HZ脉冲，这样速度正好适中，适合校时。方法是控制六十进制的时钟输入端CP，使用两个三态门或者把秒进位信号（V2信号源仿真）加入，或者把校分的按键信号J1加入，J2用来控制校分和计分切换，由于两个三态门U10A和U11A的使能端有效电平刚好相反，J2接地时为校分功能，J2不接地时为计分功能

8、。如图： 6. 上电复位电路在计数器清零端处接一个或门即可。7. 总体设计电路图8. 计数器74LS160D计数器是一种中规模二一五-十进制计数器，下降沿触发，R0(1),R0(2)是清零端，R9（1），R9(2)是置9端，CPA和QA可组成一个二进制计数器，CPB和QBQCQD组成五进制计数器；若把QA和CPB相连，脉冲从CPA输入，则构成8421BCD码十进制计数器。由74LS160D的truth table可以看出，选择74LS160D可以在数字钟进位和清零上有极大的方便，不需要其他门电路辅助就能自己完成进位和清零。9. 译码器74LS48芯片是一种常用的七段数码管译码器驱动器，下面是7

9、4LS48的引脚图和功能表。 四、调试过程1. 振荡电路仿真2. 分频器部分仿真3. 元器件序号元件名称数量规格备注1NE555定时器1DIP封装274LS160D6DIP封装374LS48N6DIP封装4共阴数码管65电阻6516电阻41057开关28导线若干9瓷片电容40.1uf1074LS0031174LS20N（与非门）41274LS04D（非门）1213按键21474LS125N（三态门）21574LS126D（三态门）21674LS90D31774LS32（或门）1五、心得体会 通过一段时期的电路设计学习，我们真真切切地学到了很多东西，从对Multisim软件的学习到数字钟的设计都

10、花费了我们很大的精力，让我们领略到理论与实际结合对大学学习的重要性。在学习过程中，我遇到很多问题。在用Multisim模拟八数码管显示报警器时，报警器不鸣，经过我很长时间的思考，并另外选择一个报警器换上去时，才发出报警。在电路板上连接电路数字钟时，有一个数码管不发光，我仔细检查电路，并没有什么差错，数码管也没有问题，但就是不发光，经过我一天的反复检查，实验，原来是有一根导线的线芯断裂，重新换上导线之后才看见数码管发光。我们的知识就是在出现问题和解决问题的过程中学的。这次实习虽然比较幸苦，不过学到更多的东西。经过一番的努力，学会了Multisim的基本操作，对74LS247,74LS00，74LS160，LED数码管，555触发器等期间有了更深一步的认识。并且在不断的失败，不断的学习的实习课里面，我们真正体会到了劳动的艰辛，这回让我们更加地关注和珍惜生活，为我们的为来树立良好的价值观，培养我们的职业道德精神。同时，感谢实习过程中老师对我们耐心的指导，没有老师的指导我们基本完成不了任务，每天老师陪着一直陪着我们，还要解决这么多同学出现的问题，你们也很幸苦。谢谢老师们实习以来的陪伴，祝你们生活愉快！