电子课程设计数字钟设计.doc
《电子课程设计数字钟设计.doc》由会员分享,可在线阅读,更多相关《电子课程设计数字钟设计.doc(22页珍藏版)》请在沃文网上搜索。
1、重庆大学电子技术基础课程设计 摘要摘 要数字电子钟广泛应用于各类场合,数字电路具有电路简单、可靠性高、成本低等优点,本设计以数字电路为核心来设计数字电子钟。数字电子钟是采用数字电路实现对时,分,秒数字显示的计时装置。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度等超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便,而且扩展了钟表的报时功能。本设计电路由计时电路、动态显示电路、控制电路、显示电路等部分组成,在数码管上显示24小时计时的时刻,并且具有校时、报时的功能。 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲,所以以石英晶体振荡器设置标准时间源。数字钟计时周
2、期是24小时,因此必须设置24小时计数器,为使数字钟走时与标准时间一致,设计了校时电路。设计中采用开关控制校时直接用秒脉冲分别对“时”,“分”计数器进行校时操作。能进行整点报时,在从59分50秒开始,每隔1秒钟发出一次“嘟”的信号,连续10次,此信号结束达到整点。关键字 报时电路 校时电路 振荡器 分频器 译码器 计数器 I重庆大学电子技术基础课程设计 目录目录摘 要I一 设计任务11.1目的11.2设计要求及指标1二 数字电子钟的组成和基本工作原理22.1 振荡器32.2 分频器32.3 计数器42.4 译码显示电路52.5 校时电路62.6 报时电路6三 设计步骤与方法73.1 振荡电路7
3、3.2 分频器电路83.3 计数器83.4 译码显示电路103.5 校时电路113.6 整点报时电路11四 电路板的组装、焊接与调试124.1 电路板的组装、焊接124.2 调试原则及顺序124.3 调试过程中出现的问题及解决方法。13五 总结14六 收获与体会15致 谢16附 录17附录A 元件清单17附录B 元件管脚图18附录C protues仿真图19参 考 文 献20II重庆大学电子技术基础课程设计 设计任务 一 设计任务 设计一个具有计时、显示“时、分、秒”、校时功能和整点报时功能的数字电子钟。 1.1目的(1)掌握数字电子钟的设计方法; (2)掌握常用数字集成电路的功能和使用。1.
4、2设计要求及指标(1)时间计数电路采用24进制,从00开始到23后再回到00;(2)各用2位数码管分别显示时、分、秒;(3)具有手动校时和校分功能,可以分别对时、分进行单独校正;(4)计时过程具有报时功能,当时间到达整点前10秒开始,蜂鸣器共10次。设计相关提示:(1)为了保证计时的稳定及准确,须由晶体振荡器提供时间基准信号;(2)数字钟由晶体振荡器、计数器、译码器和显示器电路所组成;(3)振荡器产生的时钟信号经过分频器形成1秒信号,秒信号输入计数器进行计数,并把累计结果以“时”、“分”、“秒”的数字显示出来20重庆大学电子技术基础课程设计 数字电子钟的组成和基本工作原理 二 数字电子钟的组成
5、和基本工作原理数字电子钟实际上是一个对标准频率进行计数的计数电路。它的计时周期是24小时,由于计数器的起始时间不可能与标准时间(如北京时间)一致所以采用校准功能和报时功能。数字钟电路主要由振荡电路、校准电路、报时电路、时计数、分计数、秒计数器,译码显示器和单次脉冲产生电路组成。其中电路系统由秒信号发生器、“时”、“分”、“秒”计数器、译码器及显示器、校准电路、整点报时电路组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,用石英晶体振荡器加分频器来实现,将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟
6、脉冲。“分计数器”也采用60进制计数器,每累计60分钟,发出一个时脉冲信号,该信号将被送到时计数器。时计数器采用24进制计时器。译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱动电路,七段显示译码器译码,在经过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一个脉冲信号,然后去触发蜂鸣器实现报时。校准电路时用来对“时”、“分”显示数字进行校对调整的。数字电子钟原理如图2-1所示。石英晶体振荡器和分频器产生稳定的校时信号(2Hz)和“秒”计时信号(1Hz)。对“秒”计时信号进行60进制计数,形成“分”计时信号和秒计数值;再对“分”计时信号进行60进制计数,形成
7、“时”计时信号和分计数值;进一步对“时”计时信号进行24进制计数得到时计数值。秒计数值、分计数值和时计数值译码显示时间。“秒”计时信号1HZ32768Hz校时信号2Hz译码驱动译码驱动时十位计数分频器电 路分频器电 路晶体振荡器电路译码驱动译码驱动译码驱动译码驱动时个位计数分十位计数分十位计数秒十位计数秒十位计数校时控制电路校分控制电路图2-1 数字钟组成框图2.1 振荡器振荡器是数字钟的核心,其的作用是产生一个频率标准时间频率信号,然后再由分频器得到秒脉冲,因此,振荡器频率的精度与稳定度基本决定了数字电子钟的质量。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,本设计选用晶体振荡器电
8、路,保证数字钟的走时准确及稳定。2.2 分频器分频器电路将32768z的高频方波信号经HC4060后16384(214)次分频后得到2Hz的方波信号,然后信号再经过74LS74分频产生1HZ信号供秒计数器进行计数,为此电路输送一秒脉冲。分频器实际上也就是计数器。HC4060由一振荡器和14级二进制串行计数器位组成,振荡器的结构可以是RC或晶振电路,RESET为高电平时,计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。图2-2 HC4060原理图2.3 计数器时间计数电路由“秒”个位和“秒”十位计数器、“分”个位和“分”十位计数器及“时”个位和“时”十位计数器电路构成,其中“秒”个位和
9、“秒”十位计数器、“分”个位和“分”十位计数器为60进制计数器,通常用2个十进位计数器的集成片组成,其中“秒”个位是十进制,“秒”十位为六进制。可采用反馈归零变“秒”十位为六进制,实现秒的六十进制。“分”计数器原理也一样。“时”计数器直接采用反馈清零法来实现24进制。本设计中采用的计数器为74ls60,74LS160是中规模集成同步十进制加法计数器,具有异步清零和同步预置数的功能。使用74LS160通过置零法或置数法可以实现任意进制的计数器。先对74LS160的基本功能进行测试,并将计数器的工作状态填入表2-3中。l 异步清零:当 0时,Q 0Q1Q2Q30。l 同步预置:当 0时,在时钟脉冲
10、CP上升沿作用下,Q 0D0,Q1D1, Q2D2,Q3D3。l 锁存:当使能端 EPET=0时,计数器禁止计数,为锁存状态。l 计数:当使能端EPET1时,为计数状态。时钟CP异步清除同步置数EP ET工 作 状 态0 异步清零10 同步预置110 1锁存11 0 锁存111 1计数表2-3 74LS160的逻辑功能表2.4 译码显示电路 将数字钟的计时状态直观清晰地反映出来。显示器件选用LED七段数码管。在七段显示译码器7448输出信号的驱动下,显示出清晰、直观的数字符号。 表2-4 七段显示译码器7448真值表2.5 校时电路实际的数字钟电路由于秒信号的精确性和稳定性不可能做到绝对准确无
11、误,加之电路中其它原因,数字钟总会产生走时误差的现象。因此,电路中就应该有校准时间功能的电路。由于开关的灵敏性问题,容易造成在校时很不稳定,一般在校时电路中加入防抖动电路,这样才能真正地进行人工校时。图2-5 校时电路计时信号校时信号(2Hz)校时计时计时信号或校时信号2.6 报时电路当数字钟显示整点时,应能报时。要求当数字钟的“分”和“秒”计数器计到59分50秒时,驱动蜂鸣器,蜂鸣器响10次。接控制脉冲图2-6报警电路重庆大学电子技术基础课程设计 设计步骤与方法 三 设计步骤与方法3.1 振荡电路晶体振荡器是构成数字式时钟的核心,它保证了时钟的走时准确及稳定。如图3-1所示电路通过COMS反
12、相器构成的输出为方波的数字式晶体振荡电路,这个电路中,输出反馈电阻R1为电路提供偏置,使电路工作于放大区域,电容C1、C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。晶体X1的频率选为32768Hz。其中C1的值取30 pF,C2为30pF。C1作为校正电容可以对温度进行补偿,以提高频率准确度和稳定度。由于电路的输入阻抗极高,因此反馈电阻R1可选为10M。较高的反馈电阻有利于提高振荡频率的稳定性。图3-1 晶体振荡器 3.2 分频器电路由数字钟的晶体振荡器输出频率较高,
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
下载文档到电脑,查找使用更方便
20 积分
下载 | 加入VIP,下载更划算! |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子 课程设计 数字 设计