数字钟的设计数字逻辑设计课程设计.ppt
《数字钟的设计数字逻辑设计课程设计.ppt》由会员分享,可在线阅读,更多相关《数字钟的设计数字逻辑设计课程设计.ppt(23页珍藏版)》请在沃文网上搜索。
1、数字电子综合实验数字电子综合实验数字钟的设计、安装与调试数字钟的设计、安装与调试设计内容 设计一个用十进制制显示“时”、“分”、“秒”的数字钟。具有时间校准功能。具有定时报时功能。具有清零功能。用中小规模TTL或CMOS芯片在通用实验板上安装,并调试出上述功能。画出最后实现的电路的接线图和原理图,完成设计报告。原理框图总原理图要求一自行画出总原理图振荡分频电路要求二将振荡分频电路中使用的芯片由74LS393改成74LS74,那么计算图中的R3的阻值应该去多少?查出74LS74的管脚图并画出接法。计数器计数器电路包含“时”、“分”、“秒”计数器。“分”、“秒”计数器采用六十进制,可由一级十进制计
2、数器和一级六进制计数器级连起来构成。秒计数满60个脉冲后,向分计数器发出“分计数”信号,分计数满60个脉冲后,向时计数器发出“时计数”的进位信号。要求三画出90的十进制的接法和四进制的接法画出92的六进制的接法和二进制的接法在此基础上画出六十进制的接法和二十四进制的接法显示电路计数器所计的时间需用“09”显示。由于正常计数时,各计数器输出的是8421码,故需经过译码,变成相应的逻辑状态,来驱动七段LED,显示十进制数。LED数码管分共阴极和共阳极两种,每一段即为一发光二极管,共阴极要求译码器输出高电平有效,而共阳极要求译码器输出低电平有效。显示电路如图5所示是共阳极七段LED数码管,需输出低电
3、平有效的译码器驱动。对于共阳极七段LED数码管,需输出低电平有效的译码器驱动。在TTL电路中可用七段译码器74LS247与之相连,其输出端加驱动可带24mA负载,因此足够驱动各段LED发光。图3所示74LS247译码器把前级计数器的四位输出,经译码后输入数码管ag端,显示数字。注意设计中LED与工作电源间需加限流电阻,以免损坏数码管。限流电阻的阻值,可根据发光二极管的工作电流值自己计算确定。显示电路的原理图时间校准电路时钟显示不正常时,利用该电路能使计数器高速运行,迅速达到所需时间显示。因为每个计数器只有一个CP端,或接受正常的时间信号,或接受校准信号,所以时、分、秒计数电路对应的时间校准电路
- 1.请仔细阅读文档,确保文档完整性,对于不预览、不比对内容而直接下载带来的问题本站不予受理。
- 2.下载的文档,不会出现我们的网址水印。
- 3、该文档所得收入(下载+内容+预览)归上传者、原创作者;如果您是本文档原作者,请点此认领!既往收益都归您。
下载文档到电脑,查找使用更方便
20 积分
下载 | 加入VIP,下载更划算! |
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 设计 逻辑设计 课程设计