循环码计数器.doc

《循环码计数器.doc》由会员分享，可在线阅读，更多相关《循环码计数器.doc（14页珍藏版）》请在沃文网上搜索。

1、燕 山 大 学 课 程 设 计 说 明 书 目 录第1章 摘要4第2章 设计说明4 2-1格雷码52-1-1格雷码介绍52-1-2格雷码转换52-2设计思路6第3章 基本原理及相关参数计算63-1总原理图73-2模块介绍73-2-1计数模块93-2-2指示灯模块93-2-3蜂鸣模块103-2-4数码管模块10第4章 波形仿真图12第5章 管脚锁定及硬件连线13第6章 总结13参考文献14第一章 摘要EDA技术，就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方

2、式设计的电子系统到硬件系统的逻辑编译、逻辑简化、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。电子系统的仿真分为两个阶段：设计前期的系统级仿真和设计过程的电路级仿真。系统级仿真主要验证系统的功能，电路级仿真主要研制系统的性能，决定怎样实现设计所需的精度。课程设计通过用EDA技术，完成设计电路的仿真，并上箱验证，使同学们更熟练地掌握设计知识，并检验正误进行调试和改进，进而加深对所学知识的理解与灵活应用。 第二章 设计说明21 格雷码2-1-1格雷码介绍将一定位数的数码按一定的规律排列

3、起来表示特定对象，称为代码或编码，将形成这种代码所遵循的规则称为码制。格雷码是一种较常用的码制。格雷码也成为循环码，是一种无权码，其特点是任意两组相邻代码之间只有一位不同，每一位代码以固定的周期循环，循环码计数时每次状态转换只有一位发生变化，可靠性高。典型格雷码与二进制码的对照表如图所示：编码顺序自然二进制码格雷码0123456789101112131415000000010010001101000101011001111000100110101011110011011110111100000001001100100110011101010100110011011111111010101011

4、100110002-1-2格雷码转换 二进制码 格雷码(编码)：从右边第一位起，依次将每一位与左边一位异或（XOR），作为对应格雷码该位的值，最左边一位不变（相当于左边是0）； 格雷码 二进制码(解码)：从左边第二位起 ，将每位与左边一位解码后的值异或，作为该位解码后的值（最左边一位依然不变）。 22 设计思路由设计技术参数可知，本设计需要完成对十六种状态码的计数，计数器的最大计数容量为16，故可以以一个集成四位二进制加法计数器74161为基础，借助二进制码和格雷码的转换关系，设计循环码计数器。74161为16进制计数器，上升沿触发。输入时钟脉冲CLK，输出端将实现0000-1111的循环计数

5、，并在1111时输出进位输出。将74161四位输出端通过门电路的链接，几个实现普通二进制到格雷码的转换。将转换后的格雷码作为循环计数模块的输出。循环计数模块的输出用来LED等的工作状态，并进一步通过门的处理控制数码管的显示。74160为10进制计数器，上升沿触发。输入时钟脉冲CLK，输出端将实现计数功能，通过其同步置数端实现进制转换，以控制蜂鸣器的蜂鸣时间。同时，需要一个D触发器为蜂鸣器提供一定时间的高电平使其蜂鸣来显示有进位。第三章 基本原理及相关参数设计与运算3-1 总原理图原理图简介：时钟输入端CLK1、 CLK2的频率为1HZ，当试验箱开关闭合后，循环码计数器开始计数，彩灯L9、L10

6、、L11、L18依据循环码的输出不断亮灭，表示出循环码的变化。当74161计数达到16时，进位输出端输出高电平，进位信号灯点亮，D触发器被触发，Q输出高电平，此时74160开始工作，进行计数，同时触发蜂鸣器。当74160计数到5时，蜂鸣器停止蜂鸣。这时蜂鸣器刚刚蜂鸣了五秒。3-2 模块介绍3-2-1计数模块一、如图所示，计数模块的基本芯片为一个集成同步十六进制加法计数器74161； 功能说明： 1、 74161的清零端是异步的，当清零端有效（RD=0）时，不论其他功能端为何种状态，计数器都将复位，返回QDQCQBQA=0000;2、当RD=1，LD=0时，计数器处于预置数状态，之后的第一个CL

7、K信号的上升沿，将预置输入端加载的数据送入计数器，有QDQCQBQA=DCBA;3、只有当置数清零端无效（RD=LD=1）且使能端有效（EP=ET=1）时，计数器才能正常计数，在每个CLK的上升沿，计数值加1；4、当RD=LD=1，并且EP任意，ET=0时，计数器处于保持状态，但进位信号C=0；当RD=LD=1，并且EP=0，ET=1时，计数器处于保持状态，此时进位信号C取决于所保持的计数状态值。二、由74161输出的是8421码，要将其转换为格雷码，则需要从最低位开始，依次与其高一位进行异或，而最高位保持不变。3-2-2 指示灯模块如图所示，四个彩灯直接与格雷码有关，高电平亮，低电平灭，则可

8、以表示格雷码的改变状态（四个彩灯均需要外接）；指示灯与74161的进位输出端直接相连，则每当74161完成16个数的循环，即输出为1111（转换的格雷码为1000时）有进位，指示灯亮，没有进位时，指示灯灭。3-2-3 蜂鸣模块如图所示，当74161完成16个数的循环有进位时，进位输出端会给D触发器一个高电平，使得D触发器触发，Q=D均为高电平，此时蜂鸣器响，74160使能端有效开始计数；进位提供的一个脉冲过后，D触发器的时钟信号为低电平，此时触发器有保持作用，因而74160继续工作；当74160计数到5时，取非返回触发器清零端和74160的置数端，则此时触发器输出为零，蜂鸣器停止声响，7416

9、0使能端无效停止工作。此过程蜂鸣器恰好蜂鸣5秒。 3-2-4 数码管模块如图所示，把74161的输出转换为十进制数，再将其与两个数码管相连，使数码管显示从0-15这16个数，表示16种状态。具体转换真值表如下：QDQCQBQAHGFEDCBA00000000000000010000000100100000001000110000001101000000010001010000010101100000011001110000011110000000100010010000100110100001000010110001000111000001001011010001001111100001010

10、0111100010101则有：1十位数H=0，G=0，F=0，E=QD(QB+QC)2个位数D=QDQCDB,C=QDQC+QDQCQB, B=QDQCQB+QDQCQB+QDQCQB,A=QA第四章 波形仿真图波形图符合要求，在蜂鸣器DD处，由于锁定了管脚，造成了鸣响时间稍稍的提前。第五章 管脚锁定及硬件连线5-1管脚锁定对数码管管脚进行锁定Y0Y1Y2Y3Y4Y5Y6Y7IO_DS1IO_DS2PIN127PIN128PIN131PIN132PIN133PIN134PIN135PIN136PIN94PIN9552硬件连线彩灯及时钟信号与外部连线L9L10L11L18CLK2PIN192P

11、IN193PIN195PIN196PIN58第六章 总结一个星期的实验设计结束了，期间我学到了很多东西。对于我的循环码设计，经过了多次的改进，由不成熟到最终成功出现要求的现象，我对于所学的知识得到了进一步的理解。通过这次实践，有效地将理论应用上和所学的知识联系起来。数电中学习过有关计数器的知识，循环码计数器是将通常用的十六进制计数器进行一些改变使其输出以格雷码的形式体现出来的计数器。通过运用他们，使我更加理解了他们的重要作用，为今后的学习打下了良好的基础。 虽然我设计的电路与其实现的功能都相对简单，不过这个电路从接到题目、构思框架、进行设计、仿真波形、调试电路到最后全部功能的实现，也是经过了非

12、常认真的思考和多次的实践的。通过这次课程设计，我初步掌握了MAX+plus的使用方法，成功使用它进行了一次可编程逻辑器件的设计；加强了对数字逻辑电路知识的掌握；提高了动手实践能力和独自解决问题的能力；并且体会到了掌握知识技能要从理论和实践两方面入手，双管齐下，两边都不能放松。我以后也会珍惜这次难得经验。 感谢老师们的严格要求，使我们每个人认真的完成了实验，收获颇丰。今后一定更加努力，成为一名优秀的实验员。参考文献常丹华 数字电子技术基础.电子工业出版社.（P229-P230）周莲莲 郑兆兆 陈白 EDA课程设计B指导书.燕山大学课程设计评审意见表指导教师评语：该生学习态度 （认真 较认真 不认真） 该生迟到、早退现象 （有 无）该生依赖他人进行设计情况 （有 无）平时成绩： 指导教师签字： 2012 年 12 月 14 日图面及其它成绩：答辩小组评语：设计巧妙，实现设计要求，并有所创新。 设计合理，实现设计要求。 实现了大部分设计要求。 没有完成设计要求，或者只实现了一小部分的设计要求。 答辩成绩： 组长签字： 2012 年 12 月 14 日课程设计综合成绩：答辩小组成员签字： 2012年 12 月 14 日 共15 页 第14 页