十进制加法器.doc

《十进制加法器.doc》由会员分享，可在线阅读，更多相关《十进制加法器.doc（12页珍藏版）》请在沃文网上搜索。

1、燕 山 大 学 课 程 设 计 说 明 书目 录第1章 设计说明 31.1 设计思路3 1.2模块介绍3第2章 原理图10第3章 波形仿图11第4章 管脚锁定12第5结 总结13参考文献 14第1章 设计说明1.1设计思路：先分别用两个7485数值比较器，将加数及被加数分别与9比较，输出的结果再与输入值分别相与，便可设置加数和被加数，当加数和被加数超过9时均按0处理，此时用两个数码管显示加数与被加数。用得到的加数和被加数通过一个全加器74283相加，74283得出的结果小于9时可以直接输出，大于9时则需要进行加6修正，按照该要求设计一个逻辑电路，将结果与第一个74283的结果再通过第二个742

2、83，得出的结果通过两个数码管分别显示十位和个位，这样便可得到所要求的十进制加法器。1.2模块介绍： 1数值比较器功能介绍：X1-X4，Y1-Y4为加数，被加数的二进制表示。B0-B3（1001）为十进制数9。7485为四位数值比较器。分别用4个拨码开关设置加数和被加数，当输入值小于等于9时，则ALBO或AEBO为1，7485输出端通过一个或门输出为1，再同输入值相与，最右端所接的数码管则可显示该值；若输入值大于9，则ALBO和AEBO都为0.，通过或门输出为0，再同输入值相与，最右端所接的数码管显示为0。7485功能表数值比较器真值表2.静态数码管功能介绍：图为位段控共阳极数码管“DS1B”

3、“DS2B”，其显示为静态方式。比较器输出的数值分别赋予“1D0”“1D1”“1D2”“1D3”，“1D4”“1D5”“1D6”“1D7”，通过译码后输出到“DS1B”“DS2B”数码管，并以十六进制方式显示加数和被加数。3.74283加法器 功能介绍：74283为一个四位超前进位加法器，它是由超前进位电路构成的快速进位的4位全加器电路，可实现两个四位二进制的全加。4.进位检测校正电路功能介绍：进位检测电路检测的是第一个加法器(包括进位)的输出。若其输出大于9，则检测电路输出1。这就是十进制加法器的进位输出，同时也是校正指示位。当进位输出为1时，第一个加法器得到的结果加6；当进位输出为0时，第

4、一个加法器得到的结果加0。进位检测电路的卡诺图见卡诺图进位检测校正函数=C+S4S3+S4 S2第2章 原理图简介：通过数值比较器，获得小于等于9的数，用74283加法器相加再通过校正电路，既可得所要的结果，四个静态数码管分别显示加数，被加数和结果，具体各部分功能及工作状况参照第二章。第3章 波形图简介：图为加数和被加数选定不同值是，数码管显示结果的波形图，如图中所选中200.0ns的位置，X设为8，Y设为9时，结果显示为17。第4章 管脚锁定X1- Pin39 2D5- Pin144X2- Pin40 2D6- Pin147X3- Pin41 2D7- Pin148X4- Pin44Y1-

5、Pin45Y2- Pin46Y3- Pin47Y4- Pin53D1- Pin94D2- Pin95D3- Pin96D4- Pin971D0- Pin1271D1- Pin1281D2- Pin1311D3- Pin1321D4- Pin1331D5- Pin1341D6- Pin1351D7- Pin1362D0- Pin1392D1- Pin1402D2- Pin1412D3- Pin1422D4- Pin143第5章 总结一周的EDA课程设计终于做完了，通过这次课程设计，我不仅巩固了以前学的知识，而且学到了很多课本上没有的东西，锻炼了实际操作能力和设计水平，懂得了光有理论知识是远远不够

6、的，要把理论和实践相结合才能发挥更大的作用。这次设计过程让我学会了如何对一个课题进行分析，一步一步，最终设计出想要的东西。虽然其中也遇到了一些问题，比如校正电路的设计等，但是最终通过自己努力思考查阅资料，积极向老师同学请教，最后都解决了。其次，这次课程设计让我感受到了我对所学习的内容是多么的不熟练，在设计过程中总是需要翻书，还总是会出现问题，同时这些问题也提醒了我那些地方没学好，加深了对这部分知识的印象。最后，这次EDA课程设计还让我学会和熟练的运用MAX+plus，这对我以后的学习一定会有很大的帮助。参考文献1数字电子技术基础.阎石主编.高等教育出版社.2006年.2EDA课程设计指导书. 周莲莲 李艳艳 郑兆兆主编.2010年燕山大学课程设计评审意见表指导教师评语：该生学习态度 （认真 较认真 不认真） 该生迟到、早退现象 （有 无）该生依赖他人进行设计情况 （有 无）平时成绩： 指导教师签字： 2011 年 3 月 18 日图面及其它成绩：答辩小组评语：设计巧妙，实现设计要求，并有所创新。 设计合理，实现设计要求。 实现了大部分设计要求。 没有完成设计要求，或者只实现了一小部分的设计要求。 答辩成绩： 组长签字： 2011 年 3 月 18 日课程设计综合成绩：答辩小组成员签字： 2011年 3 月 18 日 共 13页 第11页