数字电路毕业设计——数字钟的实现.doc

《数字电路毕业设计——数字钟的实现.doc》由会员分享，可在线阅读，更多相关《数字电路毕业设计——数字钟的实现.doc（14页珍藏版）》请在沃文网上搜索。

1、数字电路毕业设计数字钟目录1.引言22. 系统设计方案32.1设计目的：32.2功能要求：32.3设计思路32.3模块方案的论证与比较42.3.1 信号发生电路振荡器的选择42.3.2计数电路的芯片选择42.3.3 整点提示电路蜂鸣器选择53.系统总体设计53.1总体设计53.2 单元设计电路63.2.1信号发生模块63.2.2计数模块73.2.3校时、校分模块93.2.4 整点提醒模块104.设计总结115.参考文献126.附录13 1.引言现代社会是一个数字时代，“数字”渗透于生活的方方面面，接下来，我们就以数字时钟为例，说一说“数字”为生活带来的便利。数字时钟就是以数字显示来取代传统的指

2、针表盘，在原理上，就是用数字电路的方式取来机械方式。数字时钟的显示方式，相比于传统的时钟，更加的一目了然，而且可以同时显示 24进制的小时，并且能够进行定时，整点报时。所以，数字时钟更加适合现代生活。目前的数字钟已经发展的很成熟了，所以接下来，我以学习的心态，设计一个数字时钟电路，希望有助于大家对数字时钟的理解。2. 系统设计方案2.1设计目的 设计一个数字时钟，使其具有基本功能和一些扩展功能，基本功能包括 时间显示和校时，扩展功能包括整点提示。计时功能、校时功能、和整点提示功能，都要依靠振荡器提供的1HZ的脉冲信号来实现，在计时出现误差的时候，可以对时、分进行调校，秒不需要校正。2.2功能要

3、求 基本功能：时的计时要求为24进制，分和秒为60进制。 以数字形式显示 时、分、秒 校正时间 扩展功能：整点前10秒提示2.3设计思路时 钟 电 路控制按键电源 图1 数字时钟设计概念图 如图1所示，本设计中的时钟将由显示电路，时钟电路，电源，控制电路组成，其中，时钟电路由信号发生电路、计数电路和整点提示电路组成，控制电路主要就是对校时信号和正常信号进行切换。2.3模块方案的论证与比较2.3.1 信号发生电路振荡器的选择方案一：晶体振荡器和分频电路。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。但是这种电路分频过程比较复杂繁琐。 方案二：555振荡器。一般来说555产

4、生的脉冲不是很稳定，所以会影响时钟的精度。但是555振荡器构成信号发生电路的过程比较简单。本设计中的数字钟，目标是要应用在壁挂式装饰用时钟上，对精度的要求不是很高，基于设计简单的考虑，选择方案二。2.3.2 计数电路的芯片选择 方案一: 74LS192芯片。74LS192即可做成加调整控制电路，也可以做成减控制电路。所以，74LS192的功能可以完成本次设计目标，但如果不设计减计数的话则有许多多余管脚，使用复杂。方案二：74LS160芯片。 74LS160相对于74LS192等芯片来说，功能较少，只可做成加调整控制电路，无法实现减调整功能，但其使用简单。方案三：74LS90芯片。74LS90芯

5、片的控制方式简单，但其缺点是由于控制方式过少，在稍复杂的要求下电路就难以应对多种功能需求。比较以上三种主要设计芯片，使用74LS192多余管脚过多，而74LS90的控制功能又过少。而且本电路中，只设计加调整，故采用74LS160芯片足够了。所以最终决定使用74LS160来完成各个功能模块的设计和实现。2.3.3 整点提示电路蜂鸣器选择 方案一：压控蜂鸣器。只要在压控蜂鸣器的两端加上电压，即可使蜂鸣器发出鸣叫。 方案二：脉冲蜂鸣器。当脉冲信号通过脉冲蜂鸣器时，蜂鸣器会发出有节奏的鸣叫。 在本设计中，脉冲蜂鸣器发出的有节奏的鸣叫，可以和秒表的变化的相协调，整点提示将会更加生动，贴切，所以选择方案二

6、。3.系统总体设计3.1总体设计 图2 数字钟整体流程图经过分析论证，我们决定了系统各模块的最终方案，流程图如图2所示，首先由555振荡器产生数字钟的秒脉冲信号，当秒计数器累计到60秒时产生一个进位信号给分计数器，当分计数器累计到60秒时产生一个进位信号给时计数器，这样就实现24小时计数。本设计中，用6个7ESG-BCD数码管来显示数字；用6片74LS160和一些门电路来构成计时电路；用一些门电路和开关构成校时装置和校分装置，校时和校分装置主要是通过控制数字钟的正常输入信号和校正信号来实现调节的；整点提醒装置用蜂鸣器和一些门电路来构成。3.2 单元设计电路 3.2.1信号发生模块 图3 555

7、多谐振荡器构成的信号发生模块如图3所示，用555多谐振荡器构成秒脉冲信号发生模块。振荡器是整个数字钟的核心部分，振荡器的稳定性和频率的精度取决了数字钟计时的准确程度，根据公式f=1.43/(R1+2*R2)*C算出产生1HZ的秒冲时所需原器件的参数。3.2.2计数模块计数器是一种输入脉冲信号的时序电路，输入信号被计数就是时序电路的时钟脉冲，他不但可以计数，而且可以完成其他的特定的逻辑功能，比如数字运算、定时控制等等。数字时钟的计数电路是用两个60进制的计数电路和一个24进制的计数电路实现的，数字钟的计数电路清零方法是同步清零，当计数器正常工作时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将

8、计数器电路清零，实现相应的循环计数。在60进制的计数电路中，当计时器从01、02、03、59计数时，个位正常的进位、清零，反馈门不起作用，当第60个脉冲到来时，个位进位清零，十位在反馈门的作用下清零，实现模为60的循环计数。在24进制的计数电路中，当计数器从01、02、03、23计数时，反馈门不起作用，而当第24个脉冲信号到来时，计数器在反馈门的作用下同步清零，实现模为24的循环计数。六十进制分、秒计数器 图4 60进制计数电路如图4所示，用两片74LS160和一个与非门接成六十进制的的计数器，个位芯片的进位输出管脚和十位上芯片的ENP、ENT管脚相连。另外，个位和十位上芯片的计数输入管脚都接

9、上信号发生器产生的信号。然后将十位上芯片的Q1、Q2通过与非门连到MR清零端，这样就构成了六十进制的计数器。当计数器的个位计数到10时会向十位进一，当计数器的十位到6时，计数器将会被清零，同时会将这个信号接到下一级计数器的计数输入上，让下一级计数器计数一次。 下面对主要的元件74LS160进行介绍： (a)74LS160是十进制同步计数器，它的清除是异步的，当清除端MR为低电平时，不管时钟端CP状态如何都可完成清零功能；(b)另外，它的计数是同步的，靠CP同时加在四个触发器上而实现的。当CEP、CET均为高电平时，在CP上升沿作用下Q0-Q3同时变化，从而消除了异步计数器中出现的计数尖峰；(c

10、)74LS160有超前进位的功能，当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。(d)74LS160在不外加门电路的情况下，可以级联成N位同步计数器。 二十四进制计数器 图5 24进制计数电路如图5所示，用两片74LS160和一个与非门接成二十四进制的计数器，个位上芯片的进位输出管脚和十位上芯片的ENP、ENT管脚相连，另外，个位上芯片的Q2和十位上的Q2通过一个与非门连到个位上芯片的MR清零端，这样就构成二十四进制计数器。当计数器的个位计数到10时会向十位进一；当计数器的十位到2，而个位到4时，计数器将会清零。3.2.3校时、校分模块 校时、校分电路的作用是：

11、当数字钟接通电源或者出现误差时，校正时间，这是数字时钟的基本功能。为了简单，在此设计者中只进行小时和分的校时。在校正时间时，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。 图6 校时、校分电路图6所示即为用弹性的单刀双掷开关和两个非门实现的时或分校时电路，图中，IN1端与正常的输入信号相连；IN2端与校正信号相连，校正信号可直接取自555振荡器产生的1Hz信号；输出端则与分或时计时输入端相连。一般情况下，开关向上打开，正常输入信号可以顺利通过，这时电路处在正常状态；当开关打向下时，正常信号断开，校正信号可以通过，这时校时电路处于校时状态，我们可以通

12、过校正信号来改变数字显示。为了防止，正常信号和校正信号在通断的时候，产生的脉冲信号，对输入信号产生影响，所以在正常输入信号和开关间加装了两个非门。 显然，这样的校正电路需要两个，校分电路跟校时电路同理。3.2.4 整点提醒模块根据要求，数字钟应该具有整点报时装置。报时器选蜂鸣器为电声器件，蜂鸣器是一种脉冲电声器件，当有脉冲通过蜂鸣器时就会发出鸣叫声。 图7 整点提示电路如图7所示，将分计数器十位的Q2和Q0，分计数器个位的Q3和Q0，秒计数器十位的Q2和Q0，分别和与非门U9的输入管脚1、2、3、4、5、6、12相连，信号发生电路输出的脉冲信号接入与非门U9的输入管脚11相连，与非门U9的输入

13、管脚12接入5V电源。与非门U9的输出端接到接到蜂鸣器上，这样就形成了整点报时系统。分计数器和秒计数器计数到59分50秒至59分59时，与非门U9的输入管脚1、2、3、4、5、6、12接入的都是高电平，管脚11接入的是脉冲信号，这时，U9的输出端输出的也是脉冲信号，所以蜂鸣器将会发出鸣叫。 4.设计总结本设计的设计完成过程中涉及到电路分析、数字电路、算法的设计等学科专业的知识。在选择各个模块的主要构件时，需对各种芯片及系统板的结构、功能有全面的了解。在通过本次设计，使我对本科阶段的各门主干课程有了全面的巩固，极大了提高了自己的动手能力。本数字钟设计并不完善，存在诸多可改进完善的地方：本设计中，

14、只可进行加调整，不能进行减调整，若要做成减调整功能，则在最开始的芯片选择中选用有减调整功能的芯片，并改进控制电路。另外，本设计中，数字时钟在校正时间的时候，没有减计数的功能，如果要实现这一功能，应在对计数芯片进行重新选择在经过很长时间辛劳之后对着自己的最终设计成果，疲惫但开心。回顾这段历程，有以下几点体会：拿到设计后，不应该盲目的需找资料开始细节研究，而应该研究资料，理解其设计原理和思路，再分析本实验中所要求的功能，对整个数字钟设计有一个总体思路，即总框架。再此基础上，根据各个模块的需要，确定其连接方案。这样就不需要在后面的设计中发现矛盾或不合理之处而返工，且工作效率更高。在设计之中，不应该闭

15、门造车，而应该多和别人交流，聆听他人的设计思路，相互讨论，可碰撞出思想的火花，得出更优越的设计思路。最后感谢韦永梅老师，对我这次设计的悉心指导。5.参考文献1. 康华光,陈大钦,张林.电子技术基础模拟部分（第五版）M. 北京：高等教育出版社，2006 2. 李汉延.制作LED摇字光棒J .电子制作，2009年，10期. 35-38页.3. 电子电路图网.4. 数字电子技术基础（第五版）阎石主编；北京：高等教育出版社，20065. 模拟电路与数字电路林捷等编著；人民邮电出版社，20076. 康华光.电子技术基础（第四版）M.北京:高等教育出版社,20067. 彭介华.电子技术课程设计指导M.北京

16、：高等教育出版社，19978. 邱寄帆.数字电子技术.北京：人民邮电出版社，20059.张亦华、延明、肖冰主编.数字逻辑设计实验技术与EDA工具.北京邮电大学出版社，200310.滕政胜等. 555定时器的典型应用及OrCADPSpice仿真. 学术期刊现代电子技术，2009年7期 6.附录附录1：元器件明细表：序号元器件名称型号位号数量1数码管7ESG-BCD62集成块74LS16063电阻1KR114电阻71KR215电容10uFC1、C226与非门2输入U3A、U3B、U3C37与非门8输入U918非门U12U1559单刀双掷开关210555多谐振荡器111蜂鸣器脉冲型LS1112电源5V1附录2：电路原理图14