基于R的无线数据采集系统 .doc

《基于R的无线数据采集系统 .doc》由会员分享，可在线阅读，更多相关《基于R的无线数据采集系统 .doc（90页珍藏版）》请在沃文网上搜索。

1、南华大学电气工程学院毕业设计引 言在现代工业、农业、医药等生产过程中，温度、湿度、酸碱度、气体含量等环境参数的实时监测极为重要，环境参数的变化将极大地影响产品、农作物、医药等的质量，必须将检测到的现场环境参数及时无误地传到控制中心，而且对于大范围、大面积、大数目的现场环境监控而言，传感设备的布线和系统维护，以及对移动设备的实时监控，存在巨大的成本和技术问题。随着无线通信技术、计算机技术的高速发展并应用到传感器技术中，传感器数据的无线数据采集成为可能，其特有的性能比传统数据采集系统更具优势。它可应用于布线和电源供给困难的区域、人员不能到达的区域(如高温、严寒、高湿的区域，受到污染的区域或环境被破

2、坏的区域)和一些临时场合等，实现了传感系统的远程测试，这也是信息时代测试的必然趋势。现在市面上的现场无线采集设备多为一对一采集模式，且存在传输距离短，传输速度慢，抗干扰能力差，可靠性和稳定性都不够高等问题。在本设计中针对这些问题展开思考与研究，本设计能应用于供水、石化、环保、煤气、电力等各个行业，能为众多系统集成商、自动化公司和研究所提供一种具有极高性价比、稳定可靠的无线数据采集产品设计方案。在本设计中采用了ARM7处理内核微控制器，提高数据处理的能力，使用高性能的单片RF收发IC加大了无线传输距离与抗干扰能力，采用优于RS-232通信接口的RS-485通信接口完成与PC机的连接，并可由PC通

3、过LAN完成大范围建网。系统设计还设计安全可靠的隔离电源，使系统的稳定性和可靠性得到很好的保障。1 设计要求在设计中，模拟使用环境为工业现场。其中使用环境温度：050，存储温度：4080，大气压力：86 KPa106KPa，相对湿度：10% R90%R。表1.1.1为在以上环境中具体的系统设计要求。 表1.1.1 无线数据采集系统设计要求整机部分项 目单 位指 标工作电源V24V DC10%环境温度对输出影响ppm/200绝缘强度V1000(无击穿/无飞弧)绝缘电阻M100误码率10E-4数据刷新周期s1通信频段MHz315无线传输速率bps9600有效传输距离m空旷100，室内20被测控制数

4、8通信协议支持MODBUS ASCII，波特率和奇偶校验可软件设置通信接口方式RS-485接口或RS-232接口安装方式卡式导轨安装或者底部螺丝固定上位机部分项 目单 位指 标上位机平均功率mW1000发射功率dBm5控制信号频率次/S2接收数据频率次/S16与PC通信速率bps9600下位机部分项 目单 位指 标下位机平均功率mW800接受灵敏度dBm100采样频率次/S1采集分辨率位16发送数据频率次/S1下位机采集通道数2采集输入信号V05精 度0.2% FS1字2 系统方案论证与设计2.1 控制器方案论证由表2.1.1可知ARM处理器丰富的资源和优越的性能，都是单片机无法比拟的。单片机

5、因其功能有限，只能应用于简单的控制电路或辅助控制电路，其处理大量数据的能力不强。在本设计中选择ARM处理器来处理多台下位机的同时通信，不仅能加大系统容量，还能提高上位机数据刷新速度。ARM微处理器与单片机接口资源对比见图2.1.1。表2.1.1 系统控制器方案对比控制器优 点缺 点单片机实现简单，开发成本低，周期短。处理能力不强，被控对象少，易被干扰。ARM资源丰富，处理能力强，扩展简单。开发成本、周期比单片机要高、要长。单片机ARM71路串行输入2路外部中断输入8位数据/地址输入2路计数输入8位数据/地址输出1路串行输出2路定时器输出32位数据/地址输入4路以上串行输入8路12位ADC输入3

6、2位数据/地址输出4路以上串行输入LCD信号输入1路以上PWM通道1路10位DAC输出9路以上外部中断输入8路定时器输出图2.1.1 ARM微处理器与单片机接口资源对比2.2 无线通信方案论证GPRS无线模块，适合于地区范围内外的无线数据传输，但其受到GPRS网络的限制，而且需要支出运营费用，图2.2.1为GPRS采集方式原理方框图。2.4GHz无线传输模块抗干扰能力强，稳定可靠，但其电路复杂，调试困难。从表2.2.1中可以看出，920MHz以下无线通信模块即可满足系统的设计要求，其在业界的应用方案也比较多，而且电路简单，不需要调试即可使用。表2.2.1系统无线通信方案对比无线模块传输距离信道

7、数传输速率采集对象数成本920MHz以下模块50-300m1-10道30019200bps1-100较低2.4GHz模块50-5000m12-120道1M bps以上1-100较高GPRS模块受网络限制受网络限制受网络限制受网络限制很高GPRS传输设备GPRS传输设备GPRS传输设备基站电缆控制中心基站图2.2.1 GPRS采集方式原理方框图2.3 A/D采集方案论证目前业界专用ADC芯片，外围电路结构越来越简单、精度越来越高，可靠性与稳定性都要远远高于ARM处理器集成的A/D转换器。并参考表2.3.1各自优缺点。在设计中选用专用A/D芯片完成模拟量采集。表2.3.1 A/D采集方案对比A/D

8、采集位数优点缺点ARM处理器集成A/D12位无需外加IC，电路简单。可靠性不高，采样频率低。专用A/D芯片16-32位不占用CPU资源，精度高。外围电路结构较复杂。2.4 与PC通信接口方案论证USB接口高速的通信速率、简单的电路结构和优良的兼容性是其最大的特点，但在本设计中，并不需要很快通信速率，且USB的开发周期较长。在工业控制领域中多采用RS-232与RS-485通信接口。鉴于RS-232接口的传输距离短，抗干扰性差，传输速率慢等缺点，因此选择RS-485接口与PC机连接。其各自的优缺点见表2.4.1。接口简单电路结构见图2.4.1。表2.4.1 与PC通信接口方案对比接 口协 议传输速

9、率优 点缺 点RS-232Modbus300-115200 bps成本低，开发周期短。距离短，速率慢。RS-485Modbus4800-115200 bps传输距离长，抗干扰能力强。电路较复杂。USB1.1USB1.112M传输速率快，与PC兼容性好。距离短，周期长。电平转换器电缆电平转换器RS232通信差分接收器差分接收器RS485通信电路结构TXDRXDRXDTXDTXDRXDRXDTXDUSB控制器USB控制器电缆USB通信电路结构数据线D+DD+D图2.4.1 三种通信接口电路结构对比2.5 系统硬件方案选择系统控制部分采用Philips公司生产的工业级ARM7内核微控制器LPC213

10、1，并选用通用ISM 频段FSK单片收发芯片IA4421。无线数据传输速率定为9600 bps，无线通信协议采用Modbus通信协议，上位机与下位机采用半双工通信模式。本设计在A/D采集部分使用低功耗模数转换芯片CS1160，其有效分辨率可达16位。系统具体硬件方案选定见表2.5.1。表2.5.1系统硬件方案选型名 称方 案具体型号与参数特 点控制器ARM控制器LPC2131内部资源丰富，处理迅速，适合于工业控制领域。无线通信433MHz单片无线收发ICIA4421无需调试，容许快速调频，兼容SPI串行接口。PC机接口RS-458接口通信速率9600 bps通信速率基本能够满足要求。A/D转换

11、器专用A/DCS1160高精度、低功耗模数转换，有效分辨率达16位，PGA及自校正功能。基准源芯片高精度基准源LM285D-2.5能提供精确基准源，减少误差。电源设计DC-DCMC34063能够有效的隔离电源引入的干扰。2.6 系统整体方案设计在图2.6.1中的下位机结构方框图中，输入的0V5V电流信号依次经过过流、过压保护电路，输入衰减电路，抗混叠滤波电路后进入A/D转换器完成模数转换，控制器对转换后的数据进行软件滤波处理并存入缓冲区，最后数据通过无线通信模块以反馈形式发送给上位机。上位机可根据需要发送控制信号控制下位机执行器工作。下位机在第一次使用前需要对数据进行校准，这个校准的过程是通过

12、下位机的RS-232接口连接到PC机，并通过专门的校准软件来完成的。下位机在长时间使用时，也需要每隔一段时间对下位机校准一次，保证采集数据的精确可靠。A/D变换CS1160模拟信号过流、过压保护ARM7控制器LPC2131无线模块PC机校准隔离输出RS-232接口执行器EEPROMI2C总线图2.6.1 下位机结构框图上位机在接受到数据后通过RS-485接口传输给PC机，并会将一些重要数据写入EEPROM进行保护存储。PC机通过专门设计的监控软件完成实时数据的显示和存储。设计中采用Modbus通信协议做为无线通信协议与RS-485接口通信协议。上位机结构方框图见图2.6.2。ARM7控制器LP

13、C2131无线模块PC机RS-485接口EEPROMI2C总线图2.6.2 上位机结构方框图如图2.6.3所示在无线数据采集系统结构方框图中PC机通过无线局域网（802.11b/g）方式实现组网与PC数据交换。最大范围的实现统一监控，统一控制。单、多个节点的损坏并不会影响整个系统的正常使用。采集分机1RF模块采集分机2RF模块采集分机16RF模块RF模块上位机PC采集分机1RF模块采集分机2RF模块采集分机16RF模块RF模块上位机PCLANPC 图2.6.3 无线数据采集系统结构方框图3 硬件开发工具、特点、流程与要求3.1 硬件开发工具介绍2005年年底，Protel软件的原厂商Altiu

14、m公司推出了Protel系列的最新高端版本Altium Designer 6.0。Altium Designer 6.0是完全一体化电子产品开发系统的一个新版本，是业界第一款也是唯一一种完整的板级设计解决方案。Altium Designer是业界首例将设计流程、集成化PCB设计、可编程器件设计和基于处理器设计的嵌入式软件开发功能整合在一起的产品，一种同时进行PCB和FPGA设计以及嵌入式设计的解决方案，具有将设计方案从概念转变为最终成品所需的全部功能。 图3.1.1为Altium Designer 6.0开发环境界面。图3.1.1 Altium Designer 6.0开发环境界面Altium

15、 Designer 6.0在原理图设计部分，新增加“灵巧粘贴”可以将一些不同的对象拷贝到原理图当中，比如一些网络标号，一页图纸的BOM 表，都可以拷贝粘贴到原理图当中。原理图文件切片，多个器件集体操作，文本框的直接编辑，箭头的添加，器件精确移动，总线走线，自动网标选择等。在信号仿真部分，提供完善的混合信号仿真，在对XSPICE标准的支持之外，还支持对Pspice模型的电路仿真。对FPGA设计提供了丰富的 IP内核，包括各种处理器、存储器、外设、接口、以及虚拟仪器。图3.1.2为Altium Designer 6.0原理图开发界面。图3.1.2 Altium Designer 6.0原理图开发界

16、面Altium Designer 6.0在PCB设计上除拥有实时的阻抗控制布线、SitusTM自动布线等新功能以外，还着重在：差分对布线，FPGA 器件差分对管脚的动态分配，PCB和FPGA之间的全面集成等方面做出了改进，从而实现了自动引脚优化和非凡的布线效果。还有PCB文件切片，PCB多个器件集体操作，在PCB文件中支持多国语言，任意字体和大小的汉字字符输入，光标跟随在线信息显示功能，光标点可选器件列表，复杂BGA 器件的多层自动扇出，提供了对高密度封装的交互布线功能、总线布线功能、器件精确移动、快速铺铜等功能。 图3.1.3为Altium Designer 6.0 PCB开发界面。图3.1

17、.3 Altium Designer 6.0 PCB开发界面3.2 硬件开发特点硬件开发并不仅仅是原理图设计和PCB设计，还需要考虑器件的特点与规格，生产的工艺与成本和测试的要求等。硬件开发的特点包括： （1）硬件成本直观硬件开发更多地影响产品成本。硬件成本的可比性好。硬件开发者必须要有成本的观念，如果产品的成本控制不住，产品没有市场、利润，产品就没有生存的空间。现在，产品的生命力越来越多地取决于产品的成本，而这正是硬件开发人员的重要性所在。（2）硬件故障明显硬件故障较为直接和明显，比如说单板工作指示灯不亮了、一个器件烧坏了等等。硬件是软件的载体，硬件系统出了故障，往往导致软件系统不能正常工作

18、。在质量问题上，硬件首当其冲。（3）硬件开发可视性好硬件开发可视性较好，易受控。只要去控制，就能看到效益，无需复杂和昂贵的基础投入，控制和改进的风险小。在设计中要进一步改善硬件开发的可视性，加强硬件开发的过程控制，提高硬件能力成熟度。（4）硬件生产困难硬件的开发与采购和规模生产关系紧密。在采购、生产、工程维护、回收处理的整个产品生存周期里，产品的成本、质量等都是开发者必须考虑的。3.3 硬件开发流程与要求硬件开发的流程分为前期准备、原理图设计、PCB设计、制版与硬件测试四部分，硬件开发的流程图见图3.3.1。在整个设计流程中原理图设计、PCB设计与硬件调试是硬件开发中的关键。在硬件开发中的设计

19、要求是必须严格去遵守，一个优良的硬件设计是靠设计要求来支撑的。在本设计中就严格遵守了硬件开发要求。市场调查确定技术要求方案论证原理图绘制与仿真器件与封装选择与确定功能、原理研究前期准备原理图设计PCB设计硬件调试封装导入PCBPCB元件布局PCB布线PCB优化与验证制 板采购物料焊接器件硬件测试软件初调试完成硬件设计制 版图3.3.1 硬件开发流程图3.3.1 原理图设计流程与要求原理图是硬件电路的语言，是开发成果的一种主要体现方式，除要求能正确的表达设计人员的设计思想外，还应该便于开发、测试、生产且易于维修人员看懂和使用。同时，原理图也是设计者或企业技术积累的主要方式之一。所以原理图设计的正

20、确性、规范性和可读性是原理图设计最基本和最重要的要求。原理图绘制流程图见3.3.2图创建工程项目建立元器件封装库创建原理图添加元件连 线添加网络名添加属性添加端口添加图纸边框信号仿真分析保 存启动Altium Designer 6.0图3.3.2 原理图绘制流程图原理图的正确性是整个原理图设计中的关键，原理图的正确性同样也决定着整个硬件设计的成败。原理图正确性要求可归纳为以下9个方面：（1）必须很好实现系统总体方案和单板设计规范的设计要求和设计思想。原理图的设计既要保证其正确性，同时也必须保证实现的合理性。（2）原理图设计也是硬件设计中元器件选型最后确定的过程，设计中要考虑所选元器件是否能够实

21、现所要求功能和性能指标，同时要考虑元器件是否是优选型号或品牌、成本、供货及供应商技术支持情况等多方面进行综合考虑。元器件选择的另外一个需注意的是在一个项目内、研究所、甚至整个公司元器件选型应统一时行综合考虑，应尽量减少元器件种类（这样可以增大单个器件的采购量，利用降低成本），尽量避免选用独家生产和供货器件。（3）设计电路应保证接口电平兼容，时序正确。（4）不同的器件对不用的输入和输出管脚要进行正确的处理。（5）原理图库、PCB库应从标准库中调用，为确保其正确性，最好用所有器件版本完全一致的器件手册用原理图库和PCB库再进行核对，如元器件有实物，可将PCB封装图以1:1比例打印出来进行检查。（6

22、）核对结构图，保证前后面板出线、按键、指示灯个数、大小和安装位置的正确性。（7）接插件信号排列应尽量减少不同线间的信号的串扰。差分线对同一线对间应用较多的耦合性，尽量降低共模干扰。（8）可编程辑逻器件对系统时钟等全局信号应尽量采用器件提供的全局输入时钟等输入脚。可编程器件的管脚应根据器件内部设计的布局布线、PCB版面布局在正式开始布线前进行调整，以便于PCB板布线。（9）对单板电源输入端和IC（特别是大规模IC）应很好考虑和设计电源滤波电路。3.3.2 PCB设计流程与要求印制电路板(PCB)是电子产品中电路元件和器件的支撑件。它提供电路元件和器件之间的电气连接。随着电子技术的飞速发展，PCB

23、的密度越来越高。PCB设计的好坏对抗干扰能力影响很大。因此，在进行PCB设计时，必须遵守PCB设计的一般原则，并应符合抗干扰设计的要求。PCB设计流程图见图3.3.3。编制元件表建立线网表建立元器件封装库确定电路逻辑符号与物理器件的映射（指定元器件封装）选择设计、工艺、制造规则结构设计确定尺寸、形状、层数及层结构电路分析布局设计输入连接表和各种规则布 线交互布线，设计优化设计验证生成光绘文件、钻孔数据文件、元器件坐标文件、测试点覆盖率报告等制 板图3.3.3 PCB设计流程图要使电子电路获得最佳性能，元器件的摆放及导线的布设是很重要的。为了设计出质量好、造价低的PCB，应遵循以下一般原则： （

24、1） 布局首先，要考虑PCB尺寸大小。PCB尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。在确定PCB尺寸后。再确定特殊元件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。 在确定特殊元件的位置时要遵守以下原则：尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。 某些元器件或导线之间可能有较高电位差，应加大它们之间的距离，以免放电引起意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。 重量超过15g的元器件、应当用支架加以固定，然后

25、焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。 对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上方便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。 应留出印制板定位孔及固定支架所占用的位置。根据电路的功能单元对电路的全部元器件进行布局时，应符合以下原则： 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。 以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在

26、PCB上尽量减少和缩短各元器件之间的引线和连接。 在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产。 位于电路板边缘的元器件，离电路板边缘一般不小于2mm。电路板的最佳形状为矩形。长宽比为3:2成4:3。电路板面尺寸大于200150mm时，应考虑电路板所受的机械强度。 （2） 布线布线的原则如下：输入输出端用的导线应尽量避免相邻平行。最好加线间地线，以免发生反馈耦合。 印制摄导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为0.05mm、宽度为115mm时。通过2A的电流，温度不会高于3

27、，因此导线宽度为1.5mm可满足要求。对于集成电路，尤其是数字电路，通常选0.020.3mm导线宽度。当然，只要允许，还是尽可能用宽线，尤其是电源线和地线。 印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状，这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。 （3）PCB及电路抗干扰措施 印制电路板的抗干扰设计与具体电路有着密切的关系，以下是几项PCB抗干扰设计常用措施。 电源线设计 根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时、使电源线、地线的

28、走向和数据传递的方向一致，这样有助于增强抗噪声能力。 地线设计地线设计的原则是： a数字地与模拟地分开。若线路板上既有逻辑电路又有线性电路，应使它们尽量分开。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔。 b接地线应尽量加粗。若接地线用很韧的线条，则接地电位随电流的变化而变化，使抗噪性能降低。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线应在23mm以上。c接地线构成闭环路。只由数字电路组成的印制板，其接地电路布成闭环路大多能提高抗噪声能力。 （4）退耦电容配置

29、PCB设计的常规做法之一是在印制板的各个关键部位配置适当的退耦电容。退耦电容的一般配置原则是： 电源输入端跨接10100uf的电解电容器。原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容，如遇印制板空隙不够，可每48个芯片布置一个110pF的钽电容。 对于抗噪能力弱、关断时电源变化大的器件，如RAM、ROM存储器件，应在芯片的电源线和地线之间直接接入退耦电容。 电容引线不能太长，尤其是高频旁路电容不能有引线。 3.3.3 硬件测试要求硬件测试分在线测试和功能测试两种。其基本要求包括：（1）单板原理图设计为満足可测试要求，应有通讯接口，如串口、网口等。各单板的硬件接口应尽量统一标准。（2

30、）应尽量采用具有自检和自环等自测试功能的元器件。（3）在总体方案中为子模块和单板的自测试功能分配或预留一定的命令编码。为使在线测试可行和方便，单板上的元器件（特别是SMT器件）应设计测试点，或者采用具有边界扫描测试（BST）功能的IC。在线测试的要求包括：（1）对于在线测试的测试点可采用在原理图中加测试点的方式或在直接在PCB图中加测试点。就高速信号线而言，可能由于加测试点，而影响信号完整性的测试点，最好在原理图中加入测试点，通过信号完整性仿真，以验证其影响在信号完整性要求允许的范围内。（2）为了加强数字测试的隔离效果，减少反驱动对数字器件的损坏，Enable、Set、Reset、Clear和

31、三态控制脚等引脚不能直接连接至电源或地，必须接一个上拉或下拉电阻（不小于470），典型值为1k。（3）对于时序电路，元件的复位、预置端，即使在电路中不用，也要留下测试点，这样可以提高时序电路的初始状态的预置能力，简化测试过程。如果需要接地或接电源则按照上述的规定进行设计。（4）所有的Flash Memory、FPGA、CPLD等需要在线编程的器件必须在所有的管脚上留出测试点。（5）有共用电路的不同器件应分别控制，如图3.3.4所示。（6）对可编程逻辑器件和CPU需通过JTAG进行调试和下载的器件最好将其JTAG口与其它器件独立出来。（7）尽量选择具有边界扫描测试BST（Boundary Sca

32、n Test）的IC。如果单板上有两个或两个以上的边界扫描芯片，必须形成一个单一的边界扫描链。如图图3.3.5所示，所有芯片的TCK、TMS、TRST连在一起；CTDI、CTCK、CTMS、CTRST网络上均需要接有上拉或下拉电阻，避免引脚悬空，典型电阻值取1k。OEOEOEOE避 免 使 用 推 荐 使 用图3.3.4 共用电路器件控制图TDI TDOTCK TMS TRSTTDI TDOTCK TMS TRST CTDICTCKCRSTCTMSTDI TDOTCK TMS TRST图3.3.5 边界扫描芯片测试点放置图( 表示测试点放置处)功能测试方面的可测性设计要求包括：（1）对于具有C

33、PU系统的单板，在连接器的插针上引出通讯接口（如：LPC2131最小系统中可将串行口接出）。（2）各单板的硬软件接口应统一和标准，如使用统一的通讯接口等。（3）连接器上的输出插针应具有足够的驱动能力，以便驱动测试板。（4）对于频率较高的连接器插针，应提供阻抗匹配数据，以便自制设备人员设计PCB板时考虑阻抗匹配问题。（5）单板设计应尽量满足带电插拔要求。（6）单板版本升级时尽量不改变硬件接口。（7）单板设计时应尽量提高单板的自测试能力，如将输入输出信号设计在板内可进行自环或者在单板接口处手工自环。4 硬件单元电路设计4.1 LPC2131最小系统设计4.1.1 ARM7和LPC2131简介ARM

34、7TDMI-S是通用的32位微处理器，它具有高性能和低功耗的特性。ARM结构是基于精简指令集计算机(RISC)原理而设计的。指令集和相关的译码机制比复杂指令集计算机要简单得多。这样使用一个小的、廉价的处理器核就可实现很高的指令吞吐量和实时的中断响应。由于使用了流水线技术，处理和存储系统的所有部分都可连续工作。通常在执行一条指令的同时对下一条指令进行译码，并将第三条指令从存储器中取出。LPC2131是基于一个支持实时仿真和嵌入式跟踪的32位ARM7TDMI-STM CPU的微控制器，并带有32kB的嵌入的高速Flash存储器。128位宽度的存储器接口和独特的加速结构使32位代码能够在最大时钟速率

35、下运行。对代码规模有严格控制的应用可使用16位Thumb模式将代码规模降低超过30%，而性能的损失却很小。较小的封装和极低的功耗使LPC2131可理想地用于小型系统中，如访问控制和POS机。宽范围的串行通信接口和片内8的SRAM使LPC2131非常适用于通信网关、协议转换器、软modem、声音辨别和低端成像，为它们提供巨大的缓冲区空间和强大的处理功能。多个32位定时器、1个10位8路ADC、10位DAC、PWM通道和47个GPIO以及多达9个边沿或电平触发的外部中断使它们特别适用于工业控制和医疗系统。LPC2131/2132/2138包含一个支持仿真的ARM7TDMI-S CPU、与片内存储器

36、控制器接口的ARM7局部总线、与中断控制器接口的AMBA高性能总线（AHB）和连接片内外设功能的VLSI外设总线（VPB，ARMAMBA总线的兼容超集）。LPC2131/2132/2138将ARM7TDMI-S配置为小端（little-endian）字节顺序。AHB外设分配了2M字节的地址范围，它位于4G字节ARM存储器空间的最顶端。每个AHB外设都分配了16k字节的地址空间。LPC2131/2132/2138的外设功能（中断控制器除外）都连接到VPB总线。AHB到VPB的桥将VPB总线与AHB总线相连。VPB外设也分配了2M字节的地址范围，从3.5GB地址点开始。每个VPB外设在VPB地址空

37、间内都分配了16k字节地址空间。片内外设与器件管脚的连接由管脚连接模块控制。该模块必须由软件进行控制以符合外设功能与管脚在特定应用中的需求。图4.1.1为LPC2131内部结构方框图。图4.1.1 LPC2131内部结构方框图4.1.2 LPC2131引脚功能描述LPC2131芯片的引脚大多数具有一个以上的功能，如4.1.1表所示。在应用中需要通过软件修改引脚连接模块将引脚配置为所需要的功能。表4.1.1 LPC2131引脚功能描述管脚号引脚功能0001101119P0.0TXD0PWM1N21P0.1RXD0PWM3EINT022P0.2SCL0CAP0.0N26P0.3SDA0MAT0.0

38、EINT127P0.4SCK0CAP0.1AD0.629P0.5MISO0MAT0.1AD0.730P0.6MOSI0CAP0.2N31P0.7SSEL0PWM2EINT233P0.8TXD1PWM4N34P0.9RXD1PWM6EINT335P0.10NCAP1.0N37P0.11NCAP1.1SCL138P0.12NMAT1.0N39P0.13NMAT1.1N41P0.14NEINT1SDA145P0.15NEINT2N46P0.16EINT0MAT0.2CAP0.247P0.17CAP1.2SCK1MAT1.253P0.18CAP1.3MISO1MAT1.354P0.19MAT1.2MO

39、SI1CAP1.255P0.20MAT1.3SSEL1EINT31P0.21PWM5NCAP1.32P0.22NCAP0.0MAT0.058P0.23NNN9P0.25AD0.4NN10P0.26AD0.5NN11P0.27AD0.0CAP0.1MAT0.113P0.28AD0.1CAP0.2MAT0.214P0.29AD0.2CAP0.3MAT0.315P0.30AD0.3EINT3CAP0.017P0.31NNN16P1.16TRACEPKT0NN12P1.17TRACEPKT1NN8P1.18TRACEPKT2NN4P1.19TRACEPKT3NN48P1.20TRACESYNCNN44

40、P1.21PIPESTAT0NN40P1.22PIPESTAT1NN36P1.23PIPESTAT2NN32P1.24TRACECLKNN28P1.25EXTIN0NN24P1.26RTCKNN64P1.27TD0NN60P1.28TDINN56P1.29TCKNN52P1.30TMSNN20P1.31nTRSTNN57nRESETNNN62XTAL1NNN61XTAL2NNN3RTXC1NNN5RTXC2NNN6,18,25,42,50VSSNNN59VSSANNN23,43,51VDDNNN7VDDANNN63VREFNNN49VBATNNN注意：“N”表示未定义。LPC2131采用小型L

41、QFP64封装，其外部管脚排列如图4.1.2所示。图4.1.2 LPC2131外部管脚排列4.1.3 基于LPC2131的最小系统设计LPC2131最小系统包括了振荡器电路，复位电路，JTAG调试接口等一些必要连接电路。最小系统采用3.3V电源供电，其电路见图4.1.3。在LPC2131最小系统中，11.0592MHz频率的晶体必须连接在XTAL1和XTAL2脚之间，其中C12和C14是晶体负载电容，负载电容值由总负载点容量CL决定在指定频率下，为使晶体振荡，晶体两端的总负载电容值应该等于CL，即CL= C12C14/(C12+ C14)。振荡电路中并联了一个1M电阻R18，其起到一个反馈的作

42、用，可让晶振更加稳定，起振更加容易。复位电路采用了专用的微控制器复位ICMAX809为LPC2131提供可靠的复位信号。JTAG调试接口可通过EasyJTAG仿真器将程序固化到LPC2131的Flash中，也支持在线调试。在本设计中是通过UINK1对系统进行在线调试，并可通过串口完成程序的固化。上位机与下位机主控制器LPC2131管脚分配情况见附录四。图4.1.3 LPC2131最小系统电路图4.2 IA4221无线收发电路设计4.2.1 IA4221简介IA4421是一颗集成的低功耗、多频道的FSK收发芯片，在无须申请注册的433MHz、868MHz、915MHz频段的设计应用完全符合FCC

43、和ETSI认证相关规定。IA4421收发器是EZradio产品中的一部分。其是一个应用范围广、低成本、高度集成、生产中无需统调的产品。内部集成有高频功率放大器（PA）、低噪声放大器（LNA）、I/Q转换混频器、基带滤波器、放大器与I/Q 解调器等所需的RF功能电路。其外围电路仅需要一个晶振和几颗退耦电容。为使RF设计简单化，IA4421具备全集成的PLL特性。它的快速设置时间特性允许快速跳频，旁路多径衰减能达到可靠的无线链抗干扰能力的特性。锁相环（PLL）的高精度性在任何指定的频段使用很多个频道。接收器的基带带宽（BW）是可以通过编程来调节各种不同的偏差，满足数据传输率和晶振误差要求。收发器使用接近零中频（ZERO- IF）I/Q解调的，因此在绝大多数的应用领域中，不需要外部器件(仅需要一颗晶振和几颗退耦电容)。IA4421用全集成全数字的数据处理特性极大地减低了微处理控制器的负担。它集成了数据滤波、时钟获取、数据格式识别、 FIFO和TX数据寄存器。它的自动频率控制特性容许使用低精度晶振（低成本），使整体系统成本降到最低。IA4421能够产生一个时钟信号给微控制器使用，从而避免用使用两个晶振。在低功率应用中，IA442