基于FPGA的DDS函数信号发生器设计11.pdf

《基于FPGA的DDS函数信号发生器设计11.pdf》由会员分享，可在线阅读，更多相关《基于FPGA的DDS函数信号发生器设计11.pdf（6页珍藏版）》请在沃文网上搜索。

1、2 2电子技术设计与应用 Electronics Design&Application10.3969/j.issn.1000-0755.2013.11.0080 引言当前FPGA技术正处于高速发展阶段，新型芯片的规模越来越大，功耗越来越小，价格也越来越低，低端的FPGA已逐步取代了传统的数字器件，具有灵活、高速等特点。基于EP2C8Q芯片的DDS函数信号发生器，充分利用了FPGA软核作为外围接口和数据控制，硬逻辑方面应用DDS原理，将所需生成的波形写入ROM表，按照相位累加原理合成任意波形，使输出波形稳定、精度高、频率范围大、容易产生高频。本设计使用载有EP2C8Q芯片的FPGA开发板，从底层

2、Verilog设计到Nios核生成编程，以及Modelsim仿真和资源优化，较完整地完成整个设计，所得仿真结果表明了设计方法的正确性和实用性。1 DDS基本原理DDS(直接数字频率合成)是一种基于全数字相位概念出发直接合成所需波形的一种频率合成技术。DDS技术具有工作频率范围宽、频率分辨能力很高(典型值为0.001Hz)、频率转换时间极短(可小于20ns)、数字调制性能好、能输出任意波形以及可进行程控调节等特点 1。基于F P G A 的D D S 函数信号发生器设计高 鹏 秦文华*李得东 李 梦（曲阜师范大学物理工程学院）摘 要：函数信号发生器在电路实验和设备检测中具有十分广泛的用途。本设计

3、应用Altera公司的Cyclone II系列芯片基于Nios II嵌入式处理器的SOPC技术，设计完成了双踪函数信号发生器系统。本设计基于DDS原理，结合Nios软核作为外围和数据控制器，同时较全面地利用Quartus和Nios IDE的设计方法，使单片FPGA芯片实现高精度、高频率的双通道各信号源的产生。仿真结果表明，本函数信号发生器频率及相位可灵活调整且分辨率高，能够实现频率及相位的快速切换。关键词：现场可编程逻辑器件；直接数字频率合成；函数信号发生器FPGA and DDS-based Function-signal-generator DesignGao Peng Qin Wenhu

4、a Li Dedong Li Meng（College of Physics and Engineering,Qufu Normal University)Abstract:Function signal generator is widely used in circuit experiment and test equipment.The present design uses Alteras Nios II Cyclone II series chip embedded processor based on SOPC technology to design and complete a

5、 double track function signal generator system.The design is based on DDS principle and combined with Nios soft core as peripheral and data controller,at the same time fully utilizes Quartus and Nios IDE method to make the FPGA chip realize the high precision and high frequency generation of each si

6、gnal source of the double channels.The simulation results show that the present function-signal-generators frequency and phase can be adjusted flexibly with high resolution,and the fast switching of frequency and phase can be realized.Key words:FPGA;DDS;function-signal-generator一个输出频率为fout、幅值为u、相位为2

7、 foutt+0的纯净单频信号可表示为：U(t)=Usin(t)=Usin(2 foutt+0)（1）如果该信号的幅度U和初始相位 0不变，它的频谱就是位于fout的一条谱线。为了分析简化起见，可令，0=0这将不会影响对频率的研究。即：U(t)=sin(2 foutt)=sin (t)（2）对式(2)的信号进行采样，采样周期为Tclk(即采样频率为fclk)，可得到离散的波形序列：u(n)=sin(2 foutnTclk)(n=0,1,2.)（3）该离散波形相应的离散相位序列为：(n)=2 foutnTclk=n (n=0,1,2.)（4）其中 （5）是连续两次采样之间的相位增量。根据采样定理

8、 2 可得 （6）只要从式(3)出来的离散序列即可唯一地恢复出式(2)的模拟信号。从式(2)可知，是相位函数的斜率决定了信号的频率；从式(5)可知，决定相位2 3电子技术设计与应用 Electronics Design&Application函数斜率的是两次采样之间的相位增量。因此，只要控制这个相位增量，就可以控制合成信号的频率。先将整个周期的相位2 分成M份，每一份=2/M。若每次的相位增量选择为 的N倍，即可得到信号的频率：（7）相应的模拟信号为：（8）式中N和M都是正整数，根据采样定理的要求，N的最大值应小于M的1/2。综上所述，在采样频率一定的情况下，可以通过控制两次采样之间的相位增量

9、（不大于）来控制所得离散序列的频率，经保持、滤波之后可唯一地恢复出此频率的模拟信号 3。由以上可得到一个基本的双通道DDS结构框图，如图1所示。主要由相位累加器(PD)、相位调制器、正弦查找表(波形存储器ROM)、数模转换器(DAC)和低通滤波器(LPF)构成。相位累加器和相位控制器是整个DDS的核心，在这里完成上述原理推导中的频率改变和相位累加功能。相位调制器接收相位累加器的相位输出，在这里加上一个相位偏移值，主要用于信号的相位调制。波形存储器是DDS的关键部分，整个系统各模块是在基准时钟信号fclk的控制下协调工作的。DAC的作用是将数字信号形式的波形幅值转换成所要求合成频率的模拟信号波形

10、。相位累加器可在每一个时钟周期来临时将频率控制字所决定的相位增量 累加一次，如果计数大于2M则自动溢出，保留后面的M位数字于累加器中。查询表ROM用于实现从相位累加器输出的相位值到幅度值的转换，然后送到DAC中将幅度值的数字量转变为模拟量，最后通过L P F 输出一个较纯净的波信号 4。图1 双通道DDS原理框图图2 查表产生波形过程(参见右栏)2 系统设计方案本设计使用Cyclone II系列EP2C8Q208C8芯片图2 查表产生波形过程构建了软逻辑和硬逻辑两部分。函数发生主要在硬逻辑部分，运用DDS原理，主要波形经过MATLAB处理后将相应数据存储在存储器ROM中，通过软逻辑控制波形、频

11、率、相位、占空比等参数，从存储器中读取相应函数ROM表中的数据，处理后将数据再发送至AD9851芯片进行数模转换，从而可以得到所要求的各种波形。此方法利用FPGA的片上可编程系统，充分利用软逻辑在控制设计方面的优势以及FPGA在逻辑设计上的优势，可以得到较高的频率分辨率、较宽的频率带宽，提高波形频率的稳定性。并通过JTAG和Modelsim软件进行调试，如图3 所示。图3 整体框图3 系统中主要模块的设计将系统顶层模块中各功能模块集成到一个FPGA芯片上，主要由波形选择器choice、地址累加器adder、相位累加器phase、各波形处理模块等构成，如图4 所示。图4 硬逻辑RTL图3.1 波

12、形选择器用来进行波形选择，控制输出波形的形状。由2 4 电子技术设计与应用 Electronics Design&Application各波形数据输入选通控制线、各模块连接端和DAC数据通道端等构成。3.2 地址累加器主要是接收控制器发送过来的频率控制字，在计数寄存器上加上一个间隔计数，完成频率的更改和调节。3.3 相位累加器主要是接收控制器发送过来的相位控制字，在输出的地址累加器数据上加上一个相位偏移值，完成对相位的调制。3.4 各波形控制模块包括正弦波、方波、三角波和锯齿波等，这里以正弦波和方波为例。正弦波控制模块通过调用Mega Wizard Plug工具，向系统添加宽度为10、深度为1

13、024的ROM块，并向ROM块中导入ROM表mif文件 5，如图5 所示。图5 正弦ROM表最终生成正弦波控制模块，如图6 所示。图6 正弦波控制模块方波控制模块直接利用地址累加器的最高位作为查询地址，加占空比控制字，如图7 所示。图7 方波控制模块频率控制字Verilog HDL程序：adder adder1(.clk(clk),.rst_n(rst_n),.FTW(FTW),.adder_data(adder_phase1);相位控制字Verilog HDL程序：phase phase1(.clk(clk),.phase_in(adder_phase1),.P(P),.phase_out(

14、phase_address1);波形控制模块Verilog HDL程序：choice choice(.clk(clk),.rst_n(rst_n),.waveform(waveform),.fb_data(fb_data1),.jc_data(jc_data1),.sj_data(sj_data1),.sine_data(sine_data1),.data_out(data_out);3.5 软核模块本设计使用SOPC构建函数信号发生器的内核部分，充分发挥Nios II的优势。模块包括液晶键盘控制端口、SDROM端口等，最终生成CPU软核模块，如图8 所示 6。图8 软核模块3.6 锁相环部分

15、本设计使用Quartus自带的PLL模块，实现系统2 5电子技术设计与应用 Electronics Design&Application基准时钟的分频和倍频，使系统时钟稳定精确，为软核、SDROM和DDS电路提供基准时钟 7，如图9所示。图9 锁相环路模块4 系统仿真结果最终顶层逻辑效果，如图1 0 所示，锁相环路为SDRAM，软核、DDS部分提供基准时钟，保证各部分有一个稳定精确的时钟为基础。图1 0 最终顶层逻辑图通过Modelsim软件，将硬逻辑部分裁剪合适仿真后，编写TestBench，调用仿真软件 8，最终仿真图像如图1 1 所示。图1 1 系统仿真图图中前部分为不同占空比不同相位的

16、方波；接着为相位不同的正弦波；其次为相同相位的锯齿波；最后为不同相位的三角波。5 结束语本设计主要提供一个基于F P G A 进行直接数字频率合成(DDS)的设计过程和思路，实现了输出一定功率的幅度、频率可调的正弦波、方波、三角波和锯齿波等信号。目前很多设计为充分利用软核Nios的设计功能，使用外部MCU和FPGA的方案来实现高速函数信号的发生。本设计简化了设计步骤，避免了不同芯片连接可能产生的不可预测的错误和麻烦，将整个设计嵌入一块芯片中降低设计成本，并且效果显著。本设计实现还具有较宽的带宽、较短的频率转换时间、可连续变化的相位、较高的分辨率等优点。而且由于FPGA芯片可进行现场修改和调试，

17、使系统具有更高的可控性和性价比。参考文献：1 白居宪.直接数字频率合成 M .西安:西安交通 大学出版社,2006.2 Oppenheim A V,Willsky A S.Signals and Systems (Second Edition)M.北京:电子工业出版社,2012.3 阎石.数字电子技术基础(第五版)M .北京:高等教育出版社,2006.4 余勇,郑小林.基于FPGA的DDS正弦信号发生器 的设计和实现 J .电子器件,2005,28(3):596-599.5 李超,谢雪松,张小玲.一种DDS任意波形发生器 的ROM优化方法 J .电子技术应用,2013,39(2):12-14.

18、6 张荣,黄海莹,李春枝,等.基于NIOSII软核处理 器的嵌入式测试系统软硬件设计研究 J .计算 机测量与控制,2012,20(2):303-306.7 张肃文.高频电子线路 M .北京:高等教育出版社,2009.8 潘松,黄继业,潘明.EDA技术实用教程-Verilog HDL版(第四版)M .北京:科学出版社,2010.作者简介：高 鹏（1 9 9 1），曲阜师范大学物理工程学院本科生电子信箱：g a o p e n g 0 5 3 7 c n 1 6 3.c o m秦文华*（1 9 6 8），曲阜师范大学物理工程学院副教授电子信箱：联系地址：山东省曲阜市静轩西路5 7 号曲阜师范大学

19、物理工程学院（2 7 3 1 6 5）李得东（1 9 9 4），曲阜师范大学物理工程 (下接2 1 页)2 1电子技术设计与应用 Electronics Design&Application得电吸合，指示灯D2、D3亮，相当于三个开关并联，路由器正常工作。如果一台或两台电脑关机，只要有一台电脑工作，路由器就能得电正常工作。但当最后一台电脑处于待机或关机状态，路由器就停止工作。测试结果符合设计要求。6 方案改进设想6.1 装置缺陷上面介绍的制作主要是用来测试，如果要作为投放市场的产品，还有下列问题需要改进。一是用到的附件过多，用于家庭、单位、公司中会比较麻烦，不适合大量生产；二是图3 右边网线上

20、的耳机插头插入路由器开关装置时有可能会发生短路现象。6.2 改进方法建议如果采用作者的发明，厂家在生产电脑时，可以将5V电源直接与网线接口7 白、8 棕两个线座连接。路由器生产厂家将开关装置设置在路由器内部，网线传输过来的5V电源直接导致继电器吸合控制电源通断。7 结语本发明具有一定的创新性，利用电脑USB接口的5V电源，通过网线传输控制路由器的开关，实现电脑与路由器的同步工作。还具有一定的实用性，一方面节约了电能，另一方面也可延长路由器的使用寿命。一只路由器功率一般是7.8W，保守估计全国有一千万个用户，每天减少使用时间15h，全年也要节省4.2亿度电。再加上路由器损坏率大大减低，其经济价值

21、也很可观，值得推广使用。参考文献：1 王强.带有远程控制开关的路由器,CN102684888AP.2012.09.19 2 管光成.平板式路由电源插座，CN202210601U P.2012.05.02 3 管光成.塔式路由电源插座，CN202210600UP.2012.05.02 4 焦利,郑治国,吴锐锋,等.一种多功能外置电源 CN102394756AP.2012.03.28 5 艾默生电气公司.用于批量给料废物处理器的开 关机构,CN1788125P.2006.06.14 6 胡翔.运用防火墙与微电脑时控开关保护办公网 络日常安全 J .电脑知识与技术,2011(5):67-70.作者简

22、介：冯跃春（1 9 6 0），男，安徽人，学士，扬州市新华中学，中学高级职称，研究方向：技术教育和青少年创新教育电话：13773571038电子信箱：Mafeng-联系地址：江苏省扬州市扬子江中路7 2 8 号（2 2 5 0 0 9）（上接2 5 页）学院本科生李梦（1 9 9 2），曲阜师范大学物理工程学院本科生 基于FPGA的DDS函数信号发生器设计基于FPGA的DDS函数信号发生器设计作者：高鹏，秦文华，李得东，李梦，Gao Peng，Qin Wenhua，Li Dedong，Li Meng作者单位：曲阜师范大学物理工程学院刊名：电子技术 英文刊名：Electronic Technology 年，卷(期)：2013(11)本文链接：http:/