逻辑电路

1、第三章第三章 组合逻辑电路组合逻辑电路 内容提要内容提要 本章重点介绍组合逻辑电路的特点、分析与设计。
在此基础上，介绍常用的集成组合逻辑电路。
最后介绍 组合逻辑电路上存在地竞争冒险现象，产生的原因及 消除的方法。
在这一章中，应能在给定电路的情况下，分析其 逻辑功能；也可在给定逻辑要求的情况下，用逻辑电 路实现。
另外对于集成组合逻辑电路，如编码器、译 码器、数据选择器等，应了解其电路的逻辑功。

2、第六章 时序逻辑电路 内容提要 本章主要介绍时序逻辑电路的工作原理和分析方 法及设计方法。
首先讲述时序逻辑电路的功能及结构 特点、分析方法和步骤，然后具体介绍寄存器、计数 器等各类时序逻辑电路的工作原理和使用方法，最后 介绍时序逻辑电路的设计方法。
本章重点是计数器的分析和设计 本章主要内 容 6.1 概述 6.2 时序逻辑电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的。

3、解：（1）（11011）2 =（27）10 （2）（10010111）2 =（151）10（3）（1101101）2=（109）10 （4）（11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10 （6）（0.0111）2 =（0.4375）10（7）（11.001）2=（3.125）10 （8）（101011.11001）2 =（43.78125）101.3 将下列二进制数转换为等值的十六进制数和八进制数。
（1）（1010111）2（2）（110111011）2（3）（10110.011010）2（4）（101100.110011）2题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19A）16 =（632）8（3）（10110.111010）2 =（16.E8）16 =（26.72）8（4）（101100.01100001）2 =（2C.6。

4、的是 。
A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器4. N个触发器可以构成最大计数长度（进制数）为 的计数器。
A.N B.2N C.N2 D.2N5. N个触发器可以构成能寄存 位二进制数码的寄存器。
A.N-1 B.N C.N+1 D.2N6五个D触发器构成环形计数器，其计数长度为 。
A.5 B.10 C.25 D.327同步时序电路和异步时序电路比较，其差异在于后者 。
A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关8一位8421BCD码计数器至少需要 个触发器。
A.3 B.4 C.5 D.109.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 。

5、方向的红灯全亮，时间1S；2）东、西方向绿灯亮，南、北方向红灯亮。
东、西方向通车，时间8S；3）东、西方向黄灯闪烁，南、北方向红灯亮，时间2S；4）东、西方向红灯亮，南、北方向绿灯亮，南、北方向通车，时间8S；5）东、西方向红灯亮，南、北方向黄灯闪烁，时间2S；6）返回2），继续运行；设计要求：画出设计流程图；完成逻辑电路图；对电路功能进行说明；指出可改进之处。
核心提示：系统的时钟2Hz已经由其它电路产生；黄灯闪烁可通过连续亮0.5s和灭0.5s实现；需对2Hz时钟进行分频获得1s，2s和8s信号；状态机有六个输出变量，分别控制东西、南北方向的红、绿、黄灯的亮灭。
2、 设计设计流程：画状态表选择要使用的模块构建特殊时钟连接电路图功能说明可改进之处。
1） 画状态表状态东西方向南北方向时间红绿黄红绿黄11001001s20101008s30011002s4100010。

6、 “四个人的表决意见决定灯的亮与灭 ”。
所以该问题的输入变量是四个人的表决意见，输出变量为灯的亮灭。
以 A、 B、 C、 D 分别表示四个人的意见为 “同意 ”，以它们的非表示 “不同意 ”。
而以 F 来表示灯处于 “亮 ”的状态。
则 “三人以上同意时灯亮，否则灯灭 ”可以很容易的用以下逻辑表达式来表示： = + + + + 为了将其简化，可以画出它的卡诺图如下： CD AB 00 01 11 10 00 0 0 0 0 01 0 0 1 0 11 0 1 1 1 10 0 0 1 0 可见，这里面包含了四个两个 1相邻的项，故有卡诺图可以的到 F的 最简与或式为 : = + + + 再 对其去两次非并利用摩根定律就可以得到 与非式如下 ： = 。

7、言设计 2 选 1 多路选择器。
提示： 参考例 3- 要求： 首先利用 Quartus完成 2 选 1 多路选择器 的文本编辑输入和编译、仿真测试等步骤，给出时序仿真波形。
选择目标器件 EP1C3，建议选实验电路模式 5，如附图 1 所示。
用键 1(PIO0，引脚号为 1)控制 s； a 和 b 分别接 clock0(引脚号为 93)和 clock2(引脚号为 17)；输出信号 y 接扬声器 speaker(引脚号为129)。
通过短路帽选择 clock0 接 256Hz 信号， clock2 接 8Hz 信号。
引脚锁定后进行编译、下载和硬件测试实验， 通过键 1 控制 s，可使扬声器输出不同音调。
(3) 实验内容 2： 将此二选一多路选择器看成是一个元件 mux21a，利用元件例化语句描述图 2 所示电路，并将此文件放在同一目录中。
图 2 双 2 选 1 多路选择器 要求： 首先利用 Quartus完成 2 选 1 多路选择器的文本编辑输入和编译、仿真测试等步骤，给出时序仿真波形。
然后进行引脚锁定以及硬件下载测试。
选择目标器件 EP1C3，建议选实验电路模式 5（附图 。

8、被叫做 逻辑电路 ，那是因为电路中的 “ 1 ”和 “ 0 ”还具有逻辑意义，例如逻辑 “ 1 ”和逻辑 “ 0 ”可以分别表示电路的接通和断开、事 件的是和否、逻辑推理的真和假等等。
电路的输出和输入之间是一种逻辑关系。
这种电路除了能进行二进制算术运算外还能完成逻辑运算和具有逻辑推理能力，所以才把它叫做逻辑电路。
由于数字逻辑电路有易于集成、传输质量高、有运算和逻辑推理能力等优点，因此被广泛用于计算机、自动控制、通信、测量等领域。
一般家电产品中，如定时器、告警器、控制器、电子钟表、电子玩具等都要用数字逻辑电路。
数字逻辑电路 的第一个特点是为了突出 “逻辑 ”两个字，使用的是独特的图形符号。
数字逻辑电路 中有门电路和触发器两种基本单元电路，它们都是以晶体 管和电阻等组件组成的，但在逻辑电路中我们只用几个简化了的图形符号去表示它们，而不画出它们的具体电路，也不管它们使用多高电压，是 TTL 电路还是 CMOS 电路等等。
按逻辑功能要求把这些图形符号组合起来画成的图就是逻辑电路图，它完全不同于一般的放大振荡或脉冲电路图。
数字电路中有关信息是包含在 0 和 1 的数字组合内的，所以只要电。

9、f(vBE) vCE=const,(2) 当vCE1V时， vCB= vCE - vBE0，集电结已进入反偏状态，开始收集电子，基区复合减少，同样的vBE下 IB减小，特性曲线右移。
,(1) 当vCE=0V时，相当于发射结的正向伏安特性曲线。
,1、输入特性曲线,BJT的特性曲线,iC=f(vCE) iB=const,2、输出特性曲线,输出特性曲线的三个区域:,三极管（放大电路）的三种组态,共集电极接法，集电极作为公共电极，用CC表示;,共基极接法，基极作为公共电极，用CB表示。
,共发射极接法，发射极作为公共电极，用CE表示；,7.1.2、基本放大电路,1、电路组成（共射极放大电路）,三极管T ：核心，电流分配、放大作用,vi 接入问题？,串入Je回路,直接连接,？,电容连接,Cb1、Cb2 ：隔离直流，传送交流,（固定）偏流,接地 零电位点,7,2、简化电路及习惯画法,习惯画法,共射极基本放大电路,8,7.1.3 放大电路的静态分析、动态分析,一、静态分析,1、直流通路法, 求IB、VBE 、IC 、VCE 、 IE,共射极放大电路,9,根。

10、计数器等各类时序逻辑电路的工作原理和使用方法，最后介绍时序逻辑电路的设计方法。
本章重点是计数器的分析和设计。
,第六章 时序逻辑电路的分析和设计,6.1 概述,数字逻辑电路的分类：组合逻辑电路；时序逻辑电路。
,(2) 时序逻辑电路：任一时刻的输出不仅与该时刻电路的输入信号有关，而且还与电路过去的状态有关。
,(1) 组合逻辑电路: 任一时刻的输出仅与该时刻电路的输入信号有关，而与该时刻以前的输入状态无关。
,1010 1011,0111 1101,例：串行加法器，两个多位数从低位到高位逐位相加,A+B=1010 1011+0111 1101 =S=(1 0010 1000 ),边沿D触发器，上升沿有效。
,6.1 概述,X(x1,x2,xI )为外部输入信号,Z(z1,z2,zJ) 为输出信号,W(w1,w2,wK)为存贮电路的输入信号,Q(q1,q2,qL)代表存贮电路的输出状态,组合逻辑电路的部分输出W通过存贮电路的输出Q反馈到组合逻辑电路的输入端，与外输入信号X共同决定组合逻辑电路的输出Z。
Z=f(X、Q) 存贮电路主要指触发器组成。
,表示信号间的逻辑关系的三个向。

11、表达式为：,画逻辑图:,2、某单位举办文艺晚会，男同志持红票入场，女同志持 黄票入场，持绿票的不分男女均可以入场，试设计一控制 入场放行的逻辑电路，并分别用分立门电路、数据选择器、译码器来实现。
,解：用A为1、0分别表示持票者为男、女同志，用B、C、D为1分别表示持票者有红、黄、绿票，规定每人最多只能持有1张票，有2张或2张以上者为约束项。
F=1表示放行。
根据要求，列真值表如下：,卡诺图为：,由真值表及卡诺图可得：,1）用分立门电路实现：,2）用数据选择器实现：由表达式可知，我们可以用16选1数据选择器实现逻辑电路。
,3）用4线-16线译码器实现：,3、试用8选1数据选择器74LS151和必要的门电路实现下列逻辑函数： （1）用两片74LS151通过扩展法实现。
（2）用一片74LS151实现。
,解：(1) 用两片74LS151实现：,(2) 用一片74LS151实现：,4、组合电路如图所示，分析该电路的逻辑功能。
,解：,（1）由逻辑图逐级写出逻辑表达式。
为了写表达式方便，借助中间变量P。
,（2）化简与变换：,（3）由表达式列出真值表。
,（4）分析逻辑功能 ： 。

12、 成 绩 评 定 表 评 定 标 准 评定指标 标准 评定 合格 不合格 单元电路及 整体设计方案 合理性 正确性 创新性 仿真 或实践 是否进行仿真 或实践 技术指标或性能符合设计要求 有完成结果 设计报告 格式正确 内容充实 语言流畅 标准说明：以上三大项指标中，每大项中有两小 项或三小项合格，视为总成绩合格。
总成绩 日期 年 月 日 3 摘要 如今，随着科学技术的发展，在社会各个领域，复印机的使用越来越普遍，日趋成为人们日常生活必需品。
对他的使用愈加熟练，而对复印机的深入了解却并不为多数人所知。
其实，对于不同的复印机，原理都大致相同，作为大学生，我们对复印机接触更为频繁，更应对此有所了解。
在此，我们导论常见复印机工作原及其一般步骤。
关键字 : 键盘 ,寄存器 ,555 定时器 ,十进制减法器 ,七段译码器 4 目录 摘要 3 1.课程设计内容分析 5 2三大功能模块的设计 . 6 2.1 键盘编码电路 . 6 2.2 减法计数器控制电路 . 7 2.3.减法计数器控制电路 . 10 3元件清单 11 4总电路图设计 12 5.心得体会。

13、在电路的结构上，至少存在一条反馈路径。
c)基本单元电路是各种触发器,Z=F1(X,Qn)输出方程,Y=F2(X,Qn)驱动方程（或称激励方程）,Qn+1= F3(Y,Qn)状态方程,第4页,异步时序电路：存储单元状态的变化不是同时发生的。
可能有公共的时钟信号，也可能没有公共的时钟信号。
,二、时序电路的分类(按工作方式),根据记忆电路中存储单元状态变化的特点将时序电路分为,同步时序电路：所有存储电路中存储单元状态的变化都是在同一时钟信号操作下同时发生的。
,第5页,三、时序电路功能的描述方法,时序电路可用逻辑方程式、状态转换表(状态表)和状态转换图(状态图)来描述。
,逻辑方程式：描述时序电路的输入变量，输出变量和电路状态之间的关系。
,输出函数：Z= f1( X, Qn ) 激励函数：y= f2( X, Qn ) 驱动方程 次态函数：Qn+1= f3( y, Qn ) 状态方程,输出Z不仅与该时刻的输入X有关，还与电路的现态Qn有关,第6页,2. 状态表：将输出方程与次态方程结合在一起，用表格。

14、西方向通车，时间8S； 3）东、西方向黄灯闪烁，南、北方向红灯亮，时间 2S； 4）东、西方向红灯亮， 南、北方向绿灯亮，南、北方向通车，时间8S； 5）东、西方向红灯亮，南、北方向黄灯闪烁，时间 2S； 6）返回 2），继续运行； 设计要求：画出设计流程图；完成逻辑电路图；对电路功能进行说明；指出可改进之处。
核心提示 ： 系统的时钟 2Hz 已经由其它电路产生；黄灯闪烁可通过连续亮 0.5s 和灭 0.5s 实现；需对 2Hz 时钟进行分频获得 1s， 2s 和 8s信号；状态机有六个输出变量，分别控制东西、南北方向的红、绿、黄灯的亮灭 。
二、 设计 设计流程：画状态表 选择要使用的模块 构建特殊时钟 连接电路图 功能说明 可改进之处。
1） 画状态表 状态 东西方向 南北方向 时间 红 绿 黄 红 绿 黄 1 1 0 0 1 0 0 1s 2 0 1 0 1 0 0 8s 3 0 0 1 1 0 0 2s 4 1 0 0 0 1 0 8s 5 1 0 0 0 0 1 2s 6 返回状态 2 其中，黄灯的“ 1”意为闪烁。
黄灯闪烁的实现可由 1 和 系统的时。

15、CMOS门电路的特点;,3. 会分析和设计简单的组合逻辑电路;,理解加法器、编码器、译码器等常用组合逻辑电路的工作原理和功能;,5. 学会数字集成电路的使用方法。
,本章要求：,2. 会用逻辑代数的基本运算法则化简逻辑函数;,门电路和组合逻辑电路,模拟信号：随时间连续变化的信号,20.1 脉冲信号,1. 模拟信号,2. 脉冲信号是一种跃变信号，并且持续时间短暂。
,如：,脉冲幅度 A,脉冲上升沿 tr,脉冲周期 T,脉冲下降沿 tf,脉冲宽度 tp,脉冲信号的部分参数：,实际的矩形波,20.2 基本门电路及其组合,逻辑门电路是数字电路中最基本的逻辑元件。
所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。
门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。
,20.2.1 逻辑门电路的基本概念,基本逻辑关系为“与”、“或”、“非”三种。
,下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。
,设：开关断开、灯不亮用逻辑 “0”表示，开关闭合、灯亮用 逻辑“1”表示。
,逻辑表达式： Y = A B,1. “与”逻辑关系,“与”逻辑关系是。

16、 逻辑代数常用公式,退 出,3.2 逻辑代数的公式,321 逻辑代数基本公式,1.任何两个逻辑函数，对应相同的输入组合能得到相同的输出结果，即逻辑功能相同，这时认为这两个逻辑函数是相等的。
2.逻辑真值表具有唯一性，所以，两个相等的逻辑函数必然具有相同的真值表。
,3.2.1 基本公式,（1）常量之间的关系,（2）基本公式,分别令A=0及A=1代入这些公式，即可证明它们的正确性。
,利用真值表很容易证明这些公式的正确性。
如证明AB=BA：,3.2.2.常用公式,(A+B)(A+C)=AA+AB+AC+BC,分配率A(B+C)=AB+AC,=A+AB+AC+BC,等幂率AA=A,=A(1+B+C)+BC,分配率A(B+C)=AB+AC,=A+BC,0-1率A+1=1,证明分配率：A+BC=(A+B)(A+C),证明：,分配率A+BC=(A+B)(A+C),0-1率A1=1,分配率A(B+C)=AB+AC,0-1率A+1=1,想一想：为什么在逻辑代数中存在1+A=1，而在普通代数中这一结论并不成立。
,331 化简意义及标准,3。

17、位有关，所以完整的串行加法器电路除了应该具有将两个加数和来自低位的进位相加的能力之外，还必须具备记忆功能，这样才能把本位相加后的进位结果保存下来，以备做高一位的加法时使用。
,二、时序电路的一般结构形式与功能描述方法,一位串行加法器结构图,时序电路的一般结构图,输入信号,输出信号,存储电路 的输入信号,存储电路 的输出信号,加法器负责三个数的相加运算，触发器负责记下每次相加后的进位结果。
,可以用三个方程组来描述：,三、时序电路的分类,根据存储电路中触发器的动作特点分类 同步时序电路：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻 异步时序电路：没有统一的clk,触发器状态的变化有先有后2. 根据输出信号的特点： Mealy型和Moore型Mealy型： Moore型：,鉴于时序电路在工作时是电路的有限个状态间按一定的规律转换的，所以又将时序电路称为状态机（State Machine，简称SM）或算法状态机（Algorithmic State Machine，简称ASM）,6.2 时序电路的分析方法,6.2.1 同步时序电路的分析方法 分析：找出。

18、器 B.加法器 C.数码寄存器 D.数据选择器4. N 个触发器可以构成最大计数长度（进制数）为 的计数器。
A.N B.2N C.N2 D.2N5. N 个触发器可以构成能寄存 位二进制数码的寄存器。
A.N-1 B.N C.N+1 D.2N6五个 D 触发器构成环形计数器，其计数长度为 。
A.5 B.10 C.25 D.327同步时序电路和异步时序电路比较，其差异在于后者 。
A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关8一位 8421BCD 码计数器至少需要 个触发器。
A.3 B.4 C.5 D.109.欲设计 0，1，2，3，4，5，6，7 这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。
A.2 B.3 C.4 。

19、灯；VHDL；FPGA；计数器ABSTRACTACCORDINGTOTHEDESIGNANDOPERATIONRULESOFTRAFFICLIGHTSATTHEPRACTICALCROSSINGS，ANDBASEDONTHEDESCRIPTIVELANGUAGEOFVHDLHARDWARES，MAKINGUSEOFTHEDEVICEOFEP1K10TC100_3ANDSELFDESIGNEDHIGHLYBRIGHTLEDTRAFFICLIGHTSINDICATINGIMITATIONCIRCUITPANELSANDIMITATIONCIRCUITPANELWITHDIGITALDISPLAY，GOINGTHROUGHFUNCTIONALSIMULATIONANDPRACTICALDEBUGGINGBYQUARTUSSOFTWARES，THISPAPERDISPLAYSTHEDESIGNADVANTAGESOFEDAKEYWORDSTRAFFICLIGHTS；VHDL；FPGA；COUNTER前言交通灯是城市交通中的重要指挥系统，它与人们日常生活密切相关。
随着人们生活水平的提高，对交通。

20、器的特性方程的形式一致。
,比较，得驱动方程：,电路图,5,检查电路能否自启动,6,将无效状态111代入状态方程计算：,可见111的次态为有效状态000，电路能够自启动。
,设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为例如：输入X101100111011110输入Y000000001000110,例2,1,建立原始状态图,S0,S1,S2,S3,设电路开始处于初始状态为S,第一次输入1时，由状态S0转入状态S1，并输出0；,1/0,X/Y,若继续输入1，由状态S1转入状态S2，并输出0；,1/0,如果仍接着输入1，由状态S2转入状态S3，并输出1；,1/1,此后若继续输入1，电路仍停留在状态S3，并输出,1/1,电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。
,0/0,0/0,0/0,0/0,原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。
状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。
,状态化简,2,状态。

21、 ,简单的逻辑电路,条件和结果的关系,“与”逻辑关系,逻辑关系,与门真值表,符号,条件和结果的关系,Y=A*B,晶体管“与”门电路,A,B,Y,R,实验现象,实验现象,逻辑关系,逻辑关系,教材例题1,实验操作举例,路灯自控开关,自然光,模拟路灯,作业,82页 第1 2 3 4题 不抄题目但要画图,。

22、D、T）边沿触发？延迟输出？上升沿有效？下降沿有效？要求：正确写出特征方程状态转换方程会画时序图根据已有的触发器设计需要的触发器,S-R触发器（锁存器）,0 1*0,S-R触发器（锁存器）,状态图,S=1,R=0,S=0,R=1,S=XR=0,S=0R=X,J-K触发器,J-K触发器,状态图,J=1,K=X,J=X,K=1,J=XK=0,J=0K=X,状态图,D触发器（锁存器）,特征方程：Q* = D,D=1,D=0,D=1,D=0,有使能端的D触发器：Q* = END + ENQ,T触发器,特征方程：Q* = TQ + TQ,时序逻辑电路的分析,Y = X Q2 Q1,1、 Excitation equations,2、 Output equation,= X+Q2,Example: Clocked Synchronous State Machine Analysis (J_K Flip-Flop),3、Transiti。

23、蓝，绿，水平同步和垂直同步（也称为行同步和帧同步）。
图像的显示是以像素（点）为单位，显示器的分辨率是指屏幕每行有多少个像素及每帧由多少行，标准的VGA分辨率是640480，也有更高的分辨率。
通过R、G、B的不同颜色配比可以形成各种不同的颜色。
（2）PS/2键盘键盘扫描码均以十六进制表示，键盘上各按键的扫描码是随机排列的，如果想迅速地将键盘扫描码转换为ASCII码，一个最简单的方法就是利用查表的方法。
（3）分频定时器如果在计数器的时钟输入端输入一个固定频率的时钟，那么计数器就变成了计时器。
DE270开发板上有两个分别产生2886MHZ和50MHZ时钟信号的振荡器。
两个时钟信号都连接到FPGA，可以为用户的逻辑电路提供时钟信号。
三、实验器材/环境QUARTUS120；实验开发板；PS/2键盘；显示器。
四、实验设计思路（验收实验）（1）主要运用知识VGA显示器；PS/2键盘操控；定时器。
（2）主要思想以书本的VGA和PS/2的代码为主要基础，对代码进行修改，实现自己想要的功能。
（3）希望效果能够在显示器上有自动按某轨迹运动的小球；能够通过键盘来操控小球的颜色变化。
（4）小球图像显示由于显。

24、纳米管场效应晶体管的逻辑电路。
除了实现逻辑电路之外，新的元件配置允许大量的栅电压静电掺杂，让我们可以研究一维纳米管的非常规电荷屏蔽。
此纳米晶体管有一个因只有几纳米厚度的栅极氧化层而绝缘于纳米管的局部栅极。
在之前的电路中，栅极由氧化的硅晶片，原子显微镜的顶端，第二个纳米管，离子溶液，或者铝薄膜封盖组成。
这些器件结构不允许大量的连接的器件的集成。
例如，最流行的纳米晶体管结构使用背栅，其在所有的晶体管上施加相同的栅电压。
相比之下，我们的栅极由微加工的覆有天然AL2O3层的铝线构成，其放置于和两片金电极电接触的半导体晶体管下面（图表1，A和B）。
在这些结构中，AL2O3的几纳米的厚度小于接触电极之间的间隔（约100NM），使栅极和纳米管之间产生良好的电容耦合。
另外，不同的局部铝栅极能容易地被模式化，这样每一个都能定位于不同的晶体管。
所以这样的布局允许大量的场效应晶体管在芯片上集成。
这里的晶体管电路的实现分为三个步骤。
首先，铝栅极通过在硅氧化层上用电子束光刻进行模式化。
绝缘层由曝露于空气而生长的天然氧化层组成。
氧化层的精确厚度难以确定，约为几纳米。
第二，激光剥蚀制备出的单壁碳纳米管分散在二氯乙烷。

25、一大特色。
EWB所包含的虚拟仪表有示波器，万用表，函数发生器，波特图图示仪，失真度分析仪，频谱分析仪，逻辑分析仪，网络分析仪等。
而通常一个普通实验室是无法完全提供这些设备的。
这些仪器的使用使仿真分析的操作更符合平时实验的习惯。
本次毕业设计主要是应用EWB（电子工作平台）软件结合竞争冒险现象原理的和实际判断过程来设计和仿真相关电路，并通过仿真结果来进一步说明竞争冒险现象。
1EWB软件简介11EWB软件的操作界面1EWB的主窗口2元件库栏3信号源库4基本器件库二极管库5指示器件库12EWB软件基本操作方法介绍EWB软件具体操作方法很细，下面就常用仪器举例说明（1）数字多用表数字多用表的量程可以自动调整。
下图是其图标和面板。
（2）示波器示波器为双踪模拟式，其图标和面板如下图所示。
（3）信号发生器信号发生器可以产生正弦、三角波和方波信号，其图标和面板如下图所示。
可调节方波和三角波的占空比。
（4）波特图仪波特图仪类似于实验室的扫频仪，可以用来测量和显示电路的幅度频率特性和相位频率特性。
波特图仪的图标和面板如下图所示。
波特图仪有IN和OUT两对端口，分别接电路的输入端和输出端。
每对端口从。

26、辑电路的分析设计方法，巩固课堂上学到的知识；2、学习对原有电路进行改进的方法，使电路在设计上逻辑更合理，更人性化；3、掌握一些常见的数字电路芯片的使用方法；4、通过对电路进行改进的实践，培养创新意识。
主要内容如下1、用于十人以下会议表决，半数人以上同意通过；2、考虑弃权情况，有四人以上弃权推迟会议再议；3、根据表决情况显示“否决、通过、再议”字样；4、显示方式自己设计。
主要方法将各种元器件通过逻辑门按电路图有效连接起来，投票信号由脉冲显示，通过线路输入到计数器中进行累加计算，将经过计算后的结果传送到数值比较器中，根据与比较器中事先设置的数值进行比较，最后输出投票结果。
取得结果同意人数大于4即过半，绿灯亮，会议通过；反对人数大于4即过半，红灯亮，会议被否决；弃权人数过半，黄灯亮，推迟再议。
七段显示译码器分别将“同意”、“反对”、“弃权”的人数显示出来。
目录1概述11本人所做工作12内容简述13原理框图2系统总体方案及硬件设计。

27、分别见答图P61（A）和（B）。
需要注意的是，图（A）中，当R、S同时由0（见图中T1）变为1时，输出端的状态分析时不好确定（见图中T2），图中用虚线表示。
例2在教材图623（A）所示的门控RS触发器电路中，若输入S、R和E的波形如图P62（A）和（B），试分别画出对应的输出Q和Q端的波形。
解门控RS触发器，当E1时，实现基本RS触发器功能，即R0（R1）、S1（S0），输出端Q为1、Q为0；R1（R0）、S0（S1）输出端Q为0、Q为1；当E0时，输出保持原态不变。
输出端波形见答图P6例3在教材图625所示的D锁存器电路中，若输入D、E的波形如图P63（A）和（B）所示，试分别对应地画出输出Q和Q端的波形。
解D锁存器，当E1时，实现D锁存器功能，即QN1D，当E0时，输出保持原态不变。
输出端波形见答图P6例4在图P64（A）所示的四个边沿触发器中，若已知CP、A、B的波形如图（B）所示，试对应画出其输出Q端的波形。
设触发器的初始状态均为解图中各电路为具有异步控制信号的边沿触发器。
图（A）为边沿D触发器，CP上升沿触发，Q1N1A，异步控制端SD接信号C（。

28、要的一个环节，是将理论知识和实践能力相统一的环节，是真正锻炼学生能力的环节。
在许多领域中计时器均得到普遍应用，诸如在体育比赛，定时报警器、游戏中的倒计时，交通信号灯、红绿灯、行人灯、交通信号控制机、还可以用来做为各种药丸，药片，胶囊在指定时间提醒用药等等，由此可见计时器在现代社会是何其重要的。
在篮球比赛中，规定了队员的持球时间不能超过30S，否则就犯规了。
本课程设计的“篮球竞赛30S计时器”，可用于篮球比赛中，用于对队员持球时间30S的限制。
一旦队员的持球时间超过了30S，它自动的报警从而判定此队员的犯规。
篮球竞赛30S计时器具有计时、暂停、清零、报警的功能，整个电路的设计借助于Proteus仿真软件和数字逻辑电路，并在Proteus下设计和进行仿真，得到了预期的结果。
再通过实际焊接和调试来现实实现这些功能。
关键词：计时器；脉冲发生器；数码显示；清零；报警篮球竞赛30s计时器逻辑电路设计第一章设计任务篮球竞赛30S计时器1.具有显示30S计时功能；2设置外部操作开关，控制计数器的直接清零，启动和暂停/连续功能；3在直接清零时，要求数码显示器灭灯；4计时器为30S递减计时，计时间隔。

29、代城市交通监控指挥系统中最重要的组成部分。
如何采用合适的控制方法，最大限度利用好耗费巨资修建的城市高速道路，缓解主干道与匝道、城区同周边地区的交通拥堵状况，越来越成为交通运输管理和城市规划部门亟待解决的主要问题。
为此，通过我应用所学的知识设计了一套交通灯控制电路的方案。
交通灯的控制系统主要由计时电路、主控电路、信号灯转换器、脉冲信号发生器组成。
关键词：计时电路、主控电路、信号灯转换器、脉冲信号发生器1目录绪论-31、设计任务-42、总体设计概-52.1总体概述-。